Chương 1: GIỚI THIỆU VỀ PLC S7 200

1. Giới thiệu PLC

PLC viết tắt của Programmable Logic Controller , là thiết bị điều khiển lập trình được
(khả trình) cho phép thực hiện linh hoạt các thuật toán điều khiển logic thông qua một ngôn
ngữ lập trình. Người sử dụng có thể lập trình để thực hiện một loạt trình tự các sự kiện.
Để khắc phục những nhược điểm của bộ điều khiển dùng dây nối ( bộ điều khiển bằng
Relay) người ta đã chế tạo ra bộ PLC nhằm thỏa mãn các yêu cầu sau :
 Lập trình dể dàng , ngôn ngữ lập trình dể học .
 Gọn nhẹ, dể dàng bảo quản , sửa chữa.
 Dung lượng bộ nhớ lớn để có thể chứa được những chương trình phức tạp .
 Hoàn toàn tin cậy trog môi trường công nghiệp .
 Giao tiếp được với các thiết bị thông minh khác như : máy tính , nối mạng , các Modul
mở rộng.
 Giá cả có thể cạnh tranh được.

2. Cấu trúc , nguyên lý hoạt động của PLC

a. Cấu trúc
Tất cả các PLC đều có thành phần chính là :
 Một bộ nhớ chương trình RAM bên trong ( có thể mở rộng thêm một số bộ
nhớ ngoài EPROM ).
 Một bộ vi xử lý có cổng giao tiếp dùng cho việc ghép nối với PLC .
 Các Modul vào /ra.

b. Nguyên lý hoạt động của PLC

 Đơn vị xử lý trung tâm
CPU điều khiển các hoạt động bên trong PLC. Bộ xử lý sẽ đọc và kiểm tra chương
trình chứa trong bộ nhớ, sau đó sẽ thực hiện thứ tự từng lệnh trong chương trình, sẽ
đóng hay ngắt các đầu ra. Các trạng thái ngõ ra ấy được phát tới các thiết bị liên kết
để thực thi. Và toàn bộ các hoạt động thực thi đó đều phụ thuộc vào chương trình
điều khiển được giữ trong bộ nhớ.

 Hệ thống bus
Hệ thống Bus là tuyến dùng để truyền tín hiệu, hệ thống gồm nhiều đường tín hiệu
song song :

 Address Bus : Bus địa chỉ dùng để truyền địa chỉ đến các Modul khác nhau.
 Data Bus : Bus dùng để truyền dữ liệu.
  Control Bus : Bus điều khiển dùng để truyền các tín hiệu định thì và điểu
khiển đồng bộ các hoạt động trong PLC .

 Bộ nhớ
 RAM (Random Access Memory ) có thể nạp chương trình, thay đổi hay xóa
bỏ nội dung bất kỳ lúc nào. Nội dung của RAM sẽ bị mất nếu nguồn điện nuôi
bị mất . Để tránh tình trạng này các PLC đều được trang bị một pin khô, có
khả năng cung cấp năng lượng dự trữ cho RAM từ vài tháng đến vài năm.
Trong thực tế RAM được dùng để khởi tạo và kiểm tra chương trình. Khuynh
hướng hiện nay dùng CMOSRAM nhờ khả năng tiêu thụ thấp và tuổi thọ lớn .
 EPROM (Electrically Programmable Read Only Memory) là bộ nhớ mà người
sử dụng bình thường chỉ có thể đọc chứ không ghi nội dung vào được . Nội
dung của EPROM không bị mất khi mất nguồn , nó được gắn sẵn trong máy ,
đã được nhà sản xuất nạp và chứa hệ điều hành sẵn. Nếu người sử dụng không
muốn mở rộng bộ nhớ thì chỉ dùng thêm EPROM gắn bên trong PLC . Trên
PG (Programer) có sẵn chổ ghi và xóa EPROM.

 Các ngõ vào ra I / O

 Các đường tín hiệu từ bộ cảm biến được nối vào các modul (các đầu vào của
PLC) các cơ cấu chấp hành được nối với các modul ra ( các đầu ra của PLC ) .

 Hầu hết các PLC có điện áp hoạt động bên trong là 5V , tín hiêu xử lý là
12/24VDC hoặc 100/240VAC.

 Mỗi đơn vị I / O có duy nhất một địa chỉ, các hiển thị trạng thái của các kênh I
/ O được cung cấp bỡi các đèn LED trên PLC , điều này làm cho việc kiểm tra
hoạt động nhập xuất trở nên dể dàng và đơn giản .

 Bộ xử lý đọc và xác định các trạng thái đầu vào (ON,OFF) để thực hiện việc
đóng hay ngắt mạch ở đầu ra .

3. Mở rộng cổng vào ra của PLC

 CPU 214 cho phép mở rộng nhiều nhất 7 Modul. Các modul mở rộng tương tự và có
thể mở rộng cổng vào của PLC bằng cách ghép nối thêm vào nó các modul mở rộng
về phía bên phải của CPU, làm thành một móc xích . Địa chỉ của các vị trí của các
modul được xác định cùng kiểu . Ví dụ như một modul cổng ra không thể gán địa chỉ
của một modul cổng vào, cũng như một modul tương tự không thể có địa chỉ như
một modul số và ngược lại .
  Các modul mở rộng số hay tương tự đều chiếm chổ trong bộ đệm, tương tự với số đầu
vào/ra của modul .

Sau đây là địa chỉ của một số modul mở rộng trên CPU214

Modul 0 Modul 1 Modul 2 Modul 3 Modul 4

CPU214 4vào/4a 8 vào 3vào/1a 8 ra 3vào/1a
Analog
I0.0 Q0.0 I2.0 I3.0 AIW 0 Q3.0 AIW8
I0.1 Q0.1 I2.1 I3.1 AIW 2 Q3.1 AIW12
I0.2 Q0.2 I2.2 I3.2 AIW 4 Q3.2 AQW 4
I0.3 Q0.3 I2.3 I3.3 AQW 0 Q3.3
I0.4 Q0.4 Q2.0 I3.4 Q3.4
I0.5 Q0.5 Q2.1 I3.5 Q3.5
I0.6 Q0.6 Q2.2 I3.6 Q3.6
I0.7 Q0.7 Q2.3 I3.7 Q3.7
I1.0 Q1.0
I1.1 Q1.1
I1.2
I1.3
I1.4
I1.5

Chương 2: GIỚI THIỆU TRUYỀN THÔNG MẠNG PPI S7 200

1. Giới thiệu về truyền thông mạng PPI

 Tất cả đơn vị xử lý trung tâm S7 200 đều được trang bị module PPI (point to point
interface). Giao tiếp PPI đồng thời cũng cho phép liên kết nhiều module xử lý
trung tâm S7 200 (có thể đến 31 CPU, nếu sử dụng bộ lặp thì có thể lên tới 125
CPU) và nối với thiết bị lập trình, hiển thị và vận hành.
  Trao đổi dữ liệu theo nguyên tắc chủ (master) tớ (slave).

 Tốc độ truyền thông chậm: 9600 baud (bit/s) đến 19200 baud (bit/s).

 Nhờ tính chất tích hợp trong giao tiếp, một vài bộ xử lý trung tâm S7 200 cũng có
thể vào hệ thống mạng MPI hoặc profibus-DP để sử dụng như là thiết bị phục vụ.

 Các CPU làm chủ mạng này phải thực hiện được các lệnh NETR (đọc mạng),
NETW (ghi mạng) như: CPU 214, CPU 215-2DP, CPU 221, CPU224, CPU 224-
XP, CPU226, CPU226-XM… còncác CPU 212 không thực hiện được lệnh
NETR, NETW nên chỉ có thể là tớ.

 Trước khi thực hiện việc truyền thông, cần phải khai báo PPI protocol trong byte
đặc biệt SMB30, tốt nhất là tại vòng quét đầu tiên.

 PPI protocol là bộ xác lập kiểu truyền thông nối tiếp 11 bit cho PLC baogồm:
 1 bit start
 8 bit dữ liệu
 1 bit kiểm tra chẵn lẻ.
 1 bit stop
 Cho phép truyền thông giữa 1 chủ và nhiều tớ, hoặc nhiều chủ nhiều tớ.

Nội dung SMB 30 như sau:

Tốc độ baud:
Kiểu kiểm tra: 000 : 00 - 38,000 bps
00 :không kiểm tra 001 : 00 - 9,600 bps
01 :kiểm tra chẵn 010 : 00 - 4,800 bps
10 :không kiểm tra 011 : 00 - 2,400 bps
11 :kiểm tra lẻ 101 : 00 - 1,200 bps
110 : 00 - 115,200 bps
111 : 00 - 57,600 bps

P p d B b b M m
 Kiểu truyền thông
Số bit truyền 00 PPI/ slave mode
0 : 8 bit 01 freeport
1 : 7 bit 10 PPI/ master mode
11 không sử dụng

 Chú ý : khi chọn mã mm=10 (PPI master mode) trong bit 0, bit 1 trongthanhghi
SMB30 thì PLC đó trở thành chủ trong mạng và cho phép thực hiện lệnh NETR,
NETW.

 Trước khi thực hiện việc đọc (NETR) và ghi (NETW) thì phải dựa vào bộ đệm nhận
và truyền thông tương ứng. bộ đệm truyền thông có độ dài tối đa là 23 byte, chia làm
2 vùng:
+ vùng các thông tin quản lý (gồm 7 byte).
+ vùng dữ liệu (từ 1 đến 16 byte).

 Giả sử trạm A dùng bộ đệm nhận và đệm truyền để giao tiếp với trạm B có cấu trúc
như sau (trong đó trạm A là chủ ) :
2. Giới thiệu lệnh NETR, NETW

 Lệnh NETR : lệnh đọc 1 mảng dữ liệu của 1 trạm khác trong mạng qua cổng PORT
(kiểu byte) . Kiểu truyền thông và trạm liên kết được xác định bằng nội dung quản lý
bộ đệm truyền thông được chỉ thị trong lệnh bằng toán hạng TBL (VB, MB, *VD,
*AC).

 Lênh NETW : lệnh ghi một mảng dữ liệu tới 1 trạm khác trong mạng qua cổng
PORT (kiếu byte ). Kiểu truyền thông và trạm liên kết được xác định bằng nội dung
quản lý bộ đệm truyền thông được chỉ thị trong lệnh bằng toán hạng TBL (VB, MB,
*VD, *AC).

3. Lệnh MOV_DW
 Là lệnh sao chép nội dung của từ kép IN sang từ kép OUT khi có tác động sườn cạnh
lên của tín hiệu vào.
Cú pháp dùng lệnh MOVD trong STL hay MOV_DW trong LAD như sau:
LAD STL
MOVD IN OUT
MOV DW
EN

IN OUT

IN: ID, QD, MD,VD, SMD, SD, LD,HC,AC, &VB, &IB, &QB, &SB, &MB, &T,
&C, Constant,*VD,*AC, *LD

OUT: ID, QD, MD,VD, SMD, SD, LD,HC,AC, ∗VD, ∗AC,∗LD.

4. Lệnh dịch trái SHLB, lệnh dịch phải SHRB

Lệnh dịch phải hay lệnh dịch trái thực hiện dịch chuyển các bit của Byte đầu vào IN đi
N lần sang phải hay trái. kết quả được lưu vào đầu ra OUT. Lệnh shift điền giá trị zero
vào các bit vừa bị dịch chuyển đi, bit cuối cùng bị dịch chuyển ra sẽ được đưa vào bit
báo tràn SM1.1. Bit báo kết quả 0 sẽ được set lên 1 nếu giá trị của byte dịch chuyển là 0.

LAD STL

SHB W SLB IN OUT N

EN

IN OUT
N

IN : IB, QB, MB, SMB, VB, SB, LB, AC, Constant, *VD, *AC, *LD.

OUT: IB, QB, MB, SMB, VB, SB, LB, AC, *VD, *AC, *LD.

N : IB, QB, MB, SMB, VB, SB, LB, AC, Constant, *VD, *AC, *LD.

 Khi sử dụng các lệnh dịch chuyển các bít của từ đơn hay từ kép cần chú ý:
 Sẽ không thực hiện việc dịch chuyển nếu như số đếm lần đẩy bằng 0.
  Nếu số lần đẩy có giá trị lớn hơn 0, bít nhớ tràn SM1.1 có giá trị logic của bít
cuối cùng được đẩy ra.
 Nếu số đếm lần đẩy lớn hơn hoặc bằng 16 (từ đơn), lớn hơn hoặc bằng 32 (từ
kép) khi dịch chuyển thì lệnh sẽ chỉ thực hiện với số đếm lần đẩy lớn nhất là 16
hoặc 32.
 Lệnh SRW (đẩy các bít từ đơn sang phải) và SDR (đẩy các bít từ kép sang phải)
sẽ chuyển giá trị 0 vào bít cao nhất của từ hoặc từ kép tại mỗi lần đẩy. Sau khi
thực hiện lệnh, bít SM1.1 sẽ có giá trị ủa bít thứ N-1 của từ đơn hoặc từ kép với
N là số lần đẩy.
 Lệnh SLW (đẩy các bít từ đơn sang trái) và SRD (đẩy các bít từ kép sang trái)
sẽ chuyển giá trị logic 0 vào bít thấp nhất của từ hoặc từ kép tại mỗi lần đẩy.
Sau khi thực hiện lệnh, bít SM1.1 sẽ có giá trị của bít thứ 16-N đối với từ đơn
hoặc 32-N đối với từ kép, trong đó N là số lần đẩy.
 Bít báo kết quả 0 (bít SM1.0) sẽ có giá trị logic bằng 1 nếu như sau khi thực
hiện lệnh đẩy nội dung của từ đơn hay từ kép bằng 0.

5. Lệnh WOR_B
Lệnh thực hiện OR giữa các bit tương ứng của hai Byte IN1 và IN2, kết quả ghi vào
Byte OUT.

WOR_B IN1, IN2: IB, QB, MB,VB,

EN ENO SMB,SB,LB, AC,Constant, ∗VD, ∗AC,
∗LD.
IN1 OUT
IN2
OUT: IB, QB, MB, VB, SMB, SB, LB,
AC, *VD, *AC, *LD.

6. Các tiếp điểm đặc biệt.

 SM0.1 tạo xung đầu tiên.

 SM0.5 tạo xung clock 1s

  V7.0 step enable condition (điều kiện cho phép đẩy bit)

 V0.7 step enable condition for down direction. (điều kiện cho phép đẩy bit
hướng xuống ).

 SM0.0 tiếp điểm luôn đóng.

7. Lệnh NET_EXE
NET_EXE: call net configure (lệnh định cấu hình mạng).