Microelectronics II

Chapter 8
Differential and Multistage Amplifiers
劉昱賢 Yu-Sian Liu
差動與多級放大器(Differential and Multistage Amplifiers)
 MOS 差動對
 BJT 差動對
 主動負載的差動對
 非理想效應
 多級放大器

2 3/22/2016
課本習題
 [6/e] Chapter 7
 1, 4, 5, 14, 16, 21, 22, 23, 30, 32, 34, 36, 39, 42, 45, 46, 52, 57, 72, 73, 74,
76, 80, 85, 87, 89, 90, 91, 95, 97
 [7/e] Chapter 8
 1, 4, 6, 14, 18, 22, 49, 50, 26, 28, 31, 34, 37, 41, 42, 56, 62, 81, 95, 96, 83,
100, 91, 94, 106, 107, 108, 111, 113

3 3/22/2016
為何使用差動對(Differential Pair)?(1/2)
 訊號需經過放大以便作後續的訊號處理
 根據輸入端的組態，放大器可分為單端輸入(single-ended input) 或差
動輸入(differential input)
 利用單端輸入放大器(single-ended input amplifier)可將訊號放大
vi vo

vo=Avi

t t

 當輸入端接收到輸入訊號和外界雜訊時，雜訊也會同時被放大器放大
vi vo

vi+vn vo=Avi+Avn

t t

4 3/22/2016
為何使用差動對(Differential Pair)?(2/2)
 當上述情形發生時，可以採用差動放大器(differential amplifier)消除雜
訊對訊號的影響
 Differential amplifier 的作用
v2
 vo = A vi + 0 vn Differential amplifier vo
 vi = v1 - v2 v1

 抵銷訊號相同的部分
 在條件相同的情況下， v1 和 v2 的 noise 可視為相同
 放大訊號不同的部分

5 3/22/2016
共模與差模訊號(1/2)
 由於 differential amplifier 只放大訊號不同的部分
 可將訊號分成相同 (common-mode input signal) 和相差 (differential input
signal)
 共模輸入訊號 (common-mode input signal)
1
v
 icm  (v1  v2 )
2
 差模輸入訊號 (differential input signal)
 vid  v1  v2

 輸入訊號
vid
 v1  vicm 
2
v
v2  vicm  id
2

6 3/22/2016
共模與差模訊號(2/2)
 vo(s-e) 是代表單端輸出 (single-ended)
 將放大器分成 common-mode 和 differential-mode
 理想上使Acm (common mode增益)趨近為零，如此 common-mode 信號不
會被放大
vo ( se)
 Common-mode增益 Acm ( s e )  0
vicm vicm Acm(se) vo(se)

vo ( se)
 Differential-mode增益 Ad ( s e ) 
vid
+
vo ( s e)  Acm( s e) vicm  Ad ( s e)vid
 放大器完整的輸出為
 設計 Acm(s-e) 趨近於 0 的來消除雜訊，可得 + vid / 2
Ad(se) vo(se)
- vid / 2
vo ( s e)  0  Ad ( s e)vid

7 3/22/2016
MOS 差動對(1/3)
 電路安排 VDD

 輸入訊號接至 differential pair 的閘極端

源極相接至定電流源
RD RD
 vD1 vD2

 汲極端接電阻負載
共模操作 (common-mode operation)
vG1 Q1 Q2 vG2

vS

 當 vG1 和 vG2 相接至 vcm (common-mode voltage)

I
 Q1 和 Q2 的電流為電流源的一半 (I/2)
 假設元件皆匹配的情形下  common-mode gain (Acm) 為零 -VSS

 只有 Vs 電壓隨 Vicm 變化，其他 ID1、ID2、VD1、VD1不變化

VS  Vicm  VGS
vG1  vG 2  vicm
VD1  VD 2
I  Acm  0 VGS 
I
 Vt
VD1  VD 2  VDD  RD Vicm
2 k ' (W / L)

8 3/22/2016
MOS 差動對(2/3)
 共模電壓輸入範圍 (input common-mode range)
 由於必須考慮使 MOS 電晶體工作在飽和區  Vicm 之上限
 避免 Q1、Q2 電晶體進入三極體區
I
Vicm (max)  VD  Vt  VDD  RD  Vt
2
 Vicm 太低，會造成電流源無法正常工作  Vicm 之下限
 假設使電流源正常工作的汲極和源極電壓為 VCS
Vicm(min)  VSS  VCS  VGS

9 3/22/2016
MOS 差動對(3/3)
 差模操作 (differential-mode operation) VDD

 當 vG1 = Vid 、 vG2 = 0 V ， 大訊號操作:

若 ID1 = I，此時 ID2 = 0 ， Vs = -Vt
RD RD

vD1 vD2
2I
VGS1  Vt   Vt  2VOV
kn' WL vG1 Q1 Q2 vG2

I vid +
當 ID1 = I/2 時之過驅電壓
-
 VOV  ' W
vS
k n L ID1 ID2

 可得 Vid (max)  Vt  2VOV  VS I

 Vid 範圍： 2VOV   2 'I W -VSS

kn
如欲增加輸入範圍
L

 I ↑  VOV ↑  Vid 範圍↑ (但 power ↑)
 k n' WL ↓  Vid 範圍↑ (但 gm ↓ 、 Av ↓)

10 3/22/2016
MOS 差動對小訊號分析 RD RD

小訊號操作範圍
VOV vo1 = -gm RD (vid / 2) vod vo2 = gm RD (vid / 2)
  - +

2 gm(vid / 2) gm(vid / 2)

 提升小訊號範圍：同提升 Vid 範圍之方法 vid / 2 Q1 Q2 -vid / 2

 小訊號等效電路 0V

 共同電流源 I 的部分可視為接地  不需要 by-pass capacitor 來旁路電流

源
 等效半電路
RD
v v R 1 1
Ad ( diff )  o1  od   D   g m RD Ad ( s e )  Ad ( diff )   g m RD vo1 = - vod / 2
vid / 2 vid 1/ gm 2 2

 考慮 ro vid / 2

1
Ad ( diff )   g m ( RD // ro ) Ad ( s e )   g m ( RD // ro )
2

11 3/22/2016
[Review] MOS 與 BJT 之基本特性
 各端點特性

 轉導 (transconductance)
g m  2( nCox )( WL ) I D

 電壓電流關係

12 3/22/2016
 MOS 差動對小訊號分析
 半電路分析
 尋找電壓固定不動之點  視為接地
 拆分成半電路
 計算增益 : 半電路增益等於差動輸出之增益
VDD

RD
RD RD RD RD
vD1 vD2 vD1 vD2
RL RL RL / 2
vid / 2
Q1 Q2 Q1 Q2

vS RS

RS RS RS RS
I

13 3/22/2016
-VSS
 電流鏡作為負載之 MOS 差動對
 電流鏡作為負載  疊接放大器 (cascode amplifier)
 由等效半電路計算增益  由等效半電路計算增益
vod
Ad ( diff )
v
 od   g m1 (ro1 // ro3 ) Ad ( diff )    g m1 ( Ron // Rop )   g m1 ( g m3ro3ro1 // g m5 ro5 ro 7 )
vid vid
VDD

VG3
Q7 Q8 Q7

VDD VG2
Q5 Q6
Rop
vod Q5
- +
-vod/2
VG VG1
Q3 Q4 Q3 Q4 Ron
vod Q3
- + Q3
VCM + VCM - VCM + VCM -
vid/2 vid/2 -vod / 2 vid/2 vid/2
Q1 Q2 Q1 Q2
vid/2 vid/2
I Q1 I Q1

-VSS -VSS

14 3/22/2016
共模拒斥比 Common-Mode Rejection Ratio (CMRR)
 差動訊號放大倍率與共模訊號放大的比例，評估一個差動放大器對於
差動訊號的放大與共模訊號抵抗的能力
Ad
 CMRR | |
Acm
 可分為 CMRR(s-e) 與 CMRR(diff)
 其值非理想的無限大
 電流鏡非理想(Rss ≠ ∞)
 電路不匹配(RD、 Q 不匹配)

15 3/22/2016
非理想的 MOS 差動對
 電流鏡非理想(Rss ≠ ∞) VDD

 CMRR(s-e) ≠ ∞
vo1 RD RD RD RD
Acm ( se )   
vicm 2 RSS  1
gm 2 RSS vD1 vD2

g m RD
A
CMRR( s e ) | d | 2
RD
 g m RSS vG1 Q1 Q2 vG2
Acm 2 RSS
vS
 使 gm 上升  提升 I
 使 RSS 上升  改善電流源 RSS I

 CMRR(diff) → ∞ -VSS

16 3/22/2016
非理想的 MOS 差動對
Ad ( diff )
CMRR( diff ) | |
Acm ( diff )

 RD 不匹配 (RD1 ≠ RD2)  元件不匹配 (Q1 ≠ Q2)

vod RD  gm 不匹配
| Acm ( diff ) || |
vicm 2 RSS g m  2( nCox )( WL ) I D

CMRR( diff ) 
g m RD

2 g m RSS  (W/L)1 ≠ (W/L)2
RD
2 RSS ( RRDD )  Vt1 ≠ Vt2
 ro1 ≠ ro2
R g m
| Acm ( diff ) | D
2 RSS g m
2g R
CMRR( diff )  mg SS
(g )
m
m

17 3/22/2016
其他非理想效應 - Input Offset Voltage (1/3)
 負載不匹配 (load mismatch) 和元件不匹配 (device mismatch)  電
路的非對稱性  output dc offset voltage
v
 其中 input offset voltage (VOS)之定義為 Vos  A o
d (diff )
VCC VCC

BJT MOS
RC1 RC2 RC1 RC2 負載不匹配 Rc RD
vO ≠ 0 vO = 0 (load mismatch)

元件不匹配
Q1 Q2 Q1 Q2
Is （W/L）
(device
VOS

mismatch)
I I Vt

-VSS
ro （VA）
-VSS

18 3/22/2016
其他非理想效應 - Input Offset Voltage (2/3)

BJT MOS
vo RC vo Vov RD
 負載不匹配 ΔRC Vos 
Ad ( diff )
 VT
RC  負載不匹配 ΔRD Vos 
Ad ( diff )

2 RD
 元件不匹配
 ΔIS vo I
 元件不匹配
Vos   VT S vo Vov (W / L)
Ad ( diff ) IS  Δ(W/L) Vos  
Ad ( diff ) 2 (W / L)
 其他太小可忽略
vo
 Δβ (但會產生offset current)、  ΔVt Vos   Vt
Ad ( diff )
ΔVA
 總體考慮
 總體考慮 Vov RD 2 Vov (W / L) 2
R I Vos  ( ) ( )  (Vt ) 2
Vos  VT ( C )2  ( S )2 2 RD 2 (W / L)
RC IS
19 3/22/2016
其他非理想效應 - Input Offset Voltage (3/3)
 消除 offset 之方法
 加上可變電阻，使 X + RC1 =（1-X）+RC2，可以消除 ΔRC 和 ΔIS 所產生的
VOS
 741：offset null pin VCC
V+

RC1 RC2

vD1 vD2

Q1 Q2

Offset-nulling
I terminals

-VSS V-

20 3/22/2016
其他非理想效應 - Input Offset Currents
 MOS 閘極為絕緣層沒有電流  故僅討論 BJT
 Offset Current
 設 β1 ≠ β2，並假設其他條件相同，且 IE1 = IE2 = I/2  IB1 ≠ IB2 ，可得
VCC

I os  I B ( )

RC1 RC2

IB1 IB2
Q1 Q2

IE1 IE2

-VSS

21 3/22/2016
其他非理想效應 - Input Bias Currents
 Bias Current R2

 Example: close-loop amplifier (Chapter 2.6.2)

對於一般差動輸入之 BJT 放大器，
R1

其 input bias current 為 IB1
VO
I /2
I B1  I B 2  IB2
 1

 VO = IB1 * R2 (假設 V+、V- 虛短路) R2

 加上電阻 R3，使 VO = 0  去除 input bias current 之影響

選 R3 = R1 // R2 可使得 VO = 0
R1

應在在 V+ 端放置與負端看出去等量的直流電阻
IB1
 R3 VO

IB2

22 3/22/2016
主動負載的差動對 VDD VDD

 差動轉單端電路
將被動負載 RD 使用主動負載取代
Q3 Q4
 RD

全級轉導 Gm = gm
vD2 vO

 輸出電阻 Ro = ro2 // ro4 Q 1 Q2 Q1 Q2

 差模增益 Ad = - gm ( ro2 // ro4 )

 共模增益 Acm  vo   1 ro 4

1
I I
vicm 2 RSS 1  g m3ro3 2 g m3 RSS
 共模拒斥比 (CMRR) -VSS
-VSS

Ad
CMRR   g m (ro 2 // ro 4 )(2 g m3 RSS )  ( g m ro )( g m RSS )
Acm

 提高 RSS 可提高 CMRR  可使用改良的電流鏡以提高電流鏡輸出電阻

23 3/22/2016
多級放大器
 優點  架構
 提高增益  輸入級
 增加頻寬  通常為差動對
 提供高輸入電阻、有效排除共模
成分、高 CMRR
 增益級
 提供高增益
 可能附帶直流準位轉換 (dc level
shift) 、差動轉單端等功能
 輸出級
 提供低輸出電阻
 有效的提供輸出電流(power
efficiency)

24 3/22/2016