Dijital Elektronik Eylul 06

Otomasyon Atölyesi Temel Dijital Elektronik Ders Notu www.kumanda.
org
TEKNİK ELEMANLAR İÇİN

DİJİTALİMSİ
MEHMET TOSUNER
KOCAELİ ANADOLU TEKNİK TEKNİK VE ENDÜSTRİ MESLEK LİSESİ ELEKTRİK BÖLÜMÜ

Otomasyon Atölyesi Temel Dijital Elektronik Ders Notu
www.kumanda.org
2006
MEHMET TOSUNER – KOCAELİ ANADOLU TEKNİK TEKNİK VE ENDÜSTRİ MESLEK LİSESİ ELEKTRİK BÖLÜMÜ 1
Otomasyon Atölyesi Temel Dijital Elektronik Ders Notu www.kumanda.org
İÇİNDEKİLER
1. Sayı Sistemleri 3
1.1. Desimal Sistemi 3
1.2. Binary Sayı Sistemi 3
1.3. Oktal Sayı Sistemi 6
1.4. Heksadesimal Sayı Sistemi 6
1.5. Bilgisayar Kodları 7
2. Boolen Matematiği 8
2.1. Boolen Kuralları 9
2.2. Doğruluk Tablosu 13
2.3. Lojik İfadelerin Sadeleştirilmesi 13
2.3.1. Boolen Cebri İle Sadeleştrime 13
2.3.2. Lojik İfadelerin Venn Şeması İle Sadeleştrilmesi 17
2.3.2.1. Lojik İfadelerin Karno Haritası İle Sadeleştrilmesi 17
3. Lojik Kapılar 20
3.1. Ve Kapısı ( And Gate ) 20
3.2. Veya Kapısı ( Or Gate ) 22
3.3. Değil Kapısı ( Not Gate ) 23
3.4. Vedeğil Kapısı ( Not And - Nand Gate ) 24
3.5. Veyadeğil Kapısı ( Not Or - Nor Gate ) 25
3.6. Özel Veya Kapısı ( Exor – Exclusive Or Gate ) 26
3.7. Özel Veyadeğil Kapısı ( Exnor – Exclusive Nor Gate ) 26
3.8. Tampon Kapısı ( Buffer Gate ) 26
3.9. Trasmisyon Kapısı ( Blateral Swich ) 27
3.10. Lojik Kapıların Diğer Kapılarla Elde Edilmesi 27
3.10.1. Ve Kapısının Elde Edilmesi 28
3.10.2. Veya Kapısının elde Edilmesi 28
3.10.3. Tampon Kapısının Elde Edilmesi 28
3.10.4. Ve Değil Kapısının Elde Edilmesi 29
3.10.5. Veya Değil Kapısının Elde Edilmesi 29
3.10.6. Özel Veya Kapısının Elde Edilmesi 29
3.11. Lojik Kapılar İle İlgili Örnekler 29
3.12. Lojik Devre Tasarımı 51
4. Entegre Devreler 56
4.1. Entegre Devre Parametreleri 56
4.2. TTL Entegreler 57
4.3. Cmos Entegreler 58
4.4. Kapılarda Schmitt Triger Özelliği 59
4.5. Titreşim Önleme Devresi 60
4.6. Dijital Kapıların Akım Değerleri 60
5. Mulrivibratörler 61
5.1. Astable Mv 61
5.2. Monostable Mv 62
5.3. Bistable Mv 62
6. Filip-Floplar 62
6.1. RS FF 63
6.2. JK FF 65
6.3. D ( Data ) FF 66
6.4. T ( Toogle ) FF 67
6.5. FF ler İle İlgili Örnekler 67
7. Sayıcılar ( Counters ) 70
7.1. Asenkron Sayıcılar 70
7.1. 1. Asenkron Yukarı Sayıcı 71
7.1. 2. Asenkron Aşağı Sayıcı 72
7.2. Senkron Sayıcılar 73
7.2.1. Senkron Yukarı Sayıcı 73
7.2.2. Senkron Aşağı Sayıcı 73
8. Diğer Lojik Devreler 76
8.1. Kod Çözücü Devreler ( Decoder ) 76
8.1.1. 2 Girişli 4 Çıkışlı Kod Çözücü 76
8.1.2. BCD Girişli 7 Çıkışlı Kod Çözücü 76
8.2. Kodlayıcı Devreler ( Encoder ) 77
8.2.1. 2 Bitlik Kodlayıcı 77
8.3. Aritmetik İşlem Devreleri 77
8.3.1. Toplayıcılar 77
8.3.1.1. Yarım Toplayıcı 77
8.4. Karşılaştırıcılar 78
9. Lojik Kapılarla Kumanda Devrelerinin Oluşturulması 78
9.1. Set Ve Reset Devreleri 78
9.2. Yasaklama Devresi 80
9.3. Kilitleme Devresi 80
9.4. İleri Geri Motor Çalıştırma Devresi 80
9.5. Zamanlayıcılar 81
DİJİTAL DEVRE DENEYLERİ 81 - 96
DİJİTAL ELEKTRONİK
Sinisoydal, kare, testeredişi, üçgen dalga….. bu gibi sinyaller zamana bağlı
olarak şiddet ve / veya yönünü değiştiren ve minimum değeri ile maksimum
değeri arasında sürekliliği olan gerilim formlarıdır. Bu gerilimlere analog sinyaller
ve bu sinyalleri üreten veya kullanan devrelere ise analog devreler diyoruz. Bir
analog sinyali saklayıp daha sonra aynı şekli ile kullanmak veya birden fazla
analog sinyaller arasında matematiksel işlemler yapmak mümkün değildir. Peki
Analog Sinyaller verilerin saklanması veya sayısal işlemlerin yapılması nasıl gerçekleştirilecek.
İşte bu gibi işlemler dijital elektrik sinyalleri ile dijital elektronik devrelerde
yapılmaktadır. Peki nedir dijityal sinyal veya gerilim? Kısaca belirli bir genliğe
(Değere) sahip elektrik palsleridir ve sadece iki değeri vardır ya
Düşük – (Low) seviye yada Yüksek – (High) seviye. Düşük seviye sayısal
olarak 0, Yüksek seviye ise 1 ‘e karşılık gelmektedir. Buradaki 0 ve 1’ e ait
gerilim değerleri kullanılan dijital devrenin çalışma gerilimlerine bağlıdır örnek
olarak TTL entegrelerden oluşmuş bir devrede 0 değeri 0 V a karşılık
gelirken 1 değeri 5 V a karşılık gelmektedir. Dijital sinyaller
Gerektiğinde Analog / Dijital ( A/D ) veya Dijital / Analog ( D/A )
dönüştürücü devreler ile bu iki sinyal arasında dönüşüm yapmamız
mümkündür. Örneğin proses sisteminde sıcaklık ölçtüğümüz termokupul
çubukta sıcaklık değişimi bir gerilim seviyesine dönüşmekte ve bu gerilim
seviyesindeki değişim A/D dönüştürücü ile sıcaklığı sayısal olarak
görmemiz sağlanmaktadır.
Evet elektrik sinyallerini 0 ve 1 lere dönüştürdükten sonra matematik
işlemlerini yapabilir ve verileri saklayabiliriz.
(61) SAYI SİSTEMLERİ
- Desimal sayı sistemi ( 10 tabanlı sayı sistemi )

- Binariy sayı sistemi ( 2 tabanlı sayı sistemi )
- Oktal sayı sistemi ( 8 tabanlı sayı sistemi )
- Heksadesimal sayı sistemi ( 16 tabanlı sayı sistemi )
Not : Sayı sistemlerinde her bir sayı “digit” “dijit” olarak adlandırılır.
(61)10 Desimal sistemi ( 10tabanlı sayı sistemi ) Mevcut matematiğimizde kullandığımız sayı
sistemidir.
0 , 1 , 2 ,3 , 3 , 4 , 5 , 6 , 7 , 8 , 9 dan oluşan 10 tabanlı sayı sistemidir.
4 6 5 = 4.102 + 6.101 + 5.100 = 400 + 60 + 5 465 10

Örnek 1-1
↓ ↓ ↓ ↓ ↓ ↓ ↓ 40 46 10
Tabanın Kuvvetleri 2 1 0 4.100 6.10 5.1 = 465 65 40 4
60 6
5
(61)10 Binary sayı sistemi ( 2 tabanlı sayı sistemi ) 0 , 1 den oluşan 2 tabanlı sayı sistemidir.
( 1 enerji var , 0 enerji yok anlamına gelir. )
Binary sayının desimal sayıya çevrilmesi
(101011) 2 = (?)10
( 1 0 1 0 1 1 )2 = 1.25 + 0.24 + 1.23 + 0.22 + 1.21 + 1.20 =

Örnek 1-2
↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓
5 4 3 2 1 0 1.32 + 0.16 + 1.8 + 0.4 + 1.2 + 1.1 =
Tabanın Kuvvetleri ↓ ↓ ↓ ↓ ↓ ↓
32 + 0 + 8 + 0 + 2 + 1 = (43)10
Desimal sayının binary sayıya çevrilmesi
(33)10 = (?) 2 (61)10 = (?) 2
(33)10 = (?) 2 1. yöntem (61)10 = (?) 2 2. yöntem

Örnek 1-3/4
33 2 61
= 30 + 1
2 16 2 2
13 16 8 2
12 0 8 4 2 (33)10 = (100001) 2 30
= 15 + 0
1 0 4 2 2 2
Sondan
başa
0 2 1
doğru 0 15
sıralanır = 7 + 1
2
7
= 3 + 1
2
3
= 1 + 1
2
1
= 0 + 1
2
Aşağıdan yukarı
doğru sıralanır
(61)10 = (111101) 2
Ondalıklı desimal sayıların binary sayılara çevrilmesi
Tam kısım bölünür, ondalıklı kısm çarpılır.
( 5,625 )10 = (?) 2 5 0,625 0,25 0,5 Ondalık kısım yok edilinceye kadar
Örnek 1-5
=2+1 çarpma işlemine devam edilir

( 5 )10 = (101 ) 2 2 x 2 x 2 x 2
( 0,625 )10 = (101) 2 1,250 0,50 1,0
( 5,625 )10 = 2 ↓ ↓ ↓
(101,101) 2 =1+0
2 1 0 1
1 Baştan sona gidilir

=0+1
2
Ondalıklı binary sayıların desimale çevrilmesi
( 0 , 1 1 0 ) 2 = 1.2-1 + 1.2-2 + 0.2-3

Örnek 1-6
↓ ↓ ↓ ↓ ↓ ↓
-1 -2 -3 1/2 1/22 1/23
↓ ↓ ↓
↓ 1/4 1/8
↓ ↓ ↓
0,5 0,25 0,125
↓ ↓ ↓
1.0,5 + 1.0,25 + 0.0,125 = ( 0,75 )10
Binary – Desimal sayı dönüşüm tablosu
8 4 2 1 ←Çarpan
↓ ↓ ↓ ↓
0 0 0 0 = 0
0 0 0 1 = 1
0 0 1 0 = 2
0 0 1 1 = 3
0 1 0 0 = 4
0 1 0 1 = 5
0 1 1 0 = 6
0 1 1 1 = 7
1 0 0 0 = 8
1 0 0 1 = 9
1 0 1 0 = 10
1 0 1 1 = 11
1 1 0 0 = 12
1 1 0 1 = 13
1 1 1 0 = 14
1 1 1 1 = 15
-
Desimal sayıların kendi aralarında toplanması Binary sayıların kendi aralarında toplanması
Örnek 1-7
7 10 dur çünkü 10 da 1 tane 10 vardır yani elde 1 dir 1 1+1=2

+ 3 10 – 10 =0 + 1 binary sayı sistemi 2 lik tabana göre kurulduğundan
1 0 olduğundan kalanda ise 0 dir 1 0 2 de 1 tane 2 vardır yani elde 1 dir
2–2=0
Elde
Kalan
Elde
Kalan
olduğundan kalanda ise 0 dır
9 16 da 1 tane 10 vardır yani elde 1 dir 1 1+1+1=3

+ 7 16 – 10 = 6 1 3 de 1 tane 2 vardır yani elde 1 dir
1 6 olduğundan kalan ise 6 dır + 1 3–2=1
1 1 olduğundan kalan ise 1 dir.
Kalan
Elde
Elde
Kalan
1 1+1+1+1=4
1 4 de 2 tane 2 vardır 2 nin binary karşılığı 10
1 olduğundan elde 10 dur
+ 1 4 – 4 = 0 olduğundan ise kalan 0 dır.
10 0
Elde
Kalan
-
X Y Z
Örnek 1-8
1 → X işleminden gelen elde 1 → Y işleminden gelen elde

1 0 1 1 0 1
+ 1 1 + 1 + 1 +
1 0 0 0 1 0 1 0 1 0
↓ ↓ ↓
Z Y X
→ Kalan
→ Kalan
→ Kalan
→ Elde
→ Elde
→ Elde
Her basamaktaki
işlemi tek tek
yapalım
1.3 Oktal sayı sistemi ( 8 tabanlı sayı sistemi ) 0 , 1 , 2 , 3 , 4 , 5 , 6 , 7 ‘den oluşan 8 tabanlı sayı
sistemidir.
Oktal sayıların desimal sayılara çevrilmesi Desimal sayıların oktal sayılara çevrilmesi
Örnek 1-9/10
(165)8=(?)10 (61)10=(?)8
( 1 6 5 )8 = 1.82 + 6.81 + 5.80 = 61

=7+5
↓ ↓ ↓ ↓ ↓ ↓ 8
2 1 0 1.64 + 6.8 + 5.1
Tabanın Kuvvetleri ↓ ↓ ↓ 7
64 0 48 + 5 = (117)10 =0+7
8
(61)10 = (75)8
-
28318
Örnek 1-11
= 3539.75 → 0.75 x 8 =6 (28318)10 = (?)8

8
3539
= 442.375 → 0.375 x 8 =3
8 Büyük sayıların çevriminde
hesap makinesi ile yandaki
442 yöntemde kullanılabilir.
= 55.25 0.25 x 8 =2
8
(28318)10 = (67236)8
55
= 6.875 → 0.875 x 8 =7
8
6
= 6 → 6 =6
8
1.4 Heksadesimal sayı sistemi ( 16 tabanlı sayı sistemi )

0 , 1 , 2 , 3 , 4 , 5 , 6 ,7 , 8 , 9 , A , B , C , D , E , F den oluşan 16 tabanlı sayı sistemidir. ( A→10 , B→11 , C→12 ,
D→13 , E→14 , F→15 )
Desimal sayının hegsa desimal Heksa desimal sayının desimal sayıya çevrilmesi
Örnek 1-12/13
sayıya çevrilmesi (F5A)16=(?)10

(1451)10=(?)16
1451 16 ( F 5 A )16 = 15.162 + 5.161 + 10.160 =

144 90 16 ↓ ↓ ↓ ↓ ↓ ↓
11 80 5 2 1 0 15.256 + 5.16 + 10.1 = (3930)10
↓ 10 ↓
↓ ↓ ↓
B A 5
← ← ←
(1451)10=(5AB)16
J Not : Binary sayının oktala , oktallın hegsadesimale çevrimi gibi ara çevrimler olsada bu noktada kolay olan yol
sayıların desimale çevrimi varsa desimalde dört işlemin yapılması ve tekrar istenen sayı tabanına çevrimidir.
Problemler : Aşağıda verilen sayıların çevrimlerini yapınız
1-1 ( 1011 )2 = ( ? )10 → ( 11 )10 1-7 ( 7,8125 )10 = (?) 2 → ( 111,1101 )2
1-2 ( 11 )2 = ( ? )10 → ( 3 )10 1-8 ( 47 )8 = (?)10 → (39)10
1-3 ( 101 )2 = ( ? )10 → ( 5 )10 1-9 ( 566 )8 = (?)10 → (374)10
1-4 ( 111 )2 = ( ? )10 → ( 7 )10 1-10 ( 33 )10 = (?)8 → (41)8
1-5 ( 11011100 )2 = ( ? )10 → ( 220 )10 1-11 ( 45 )16 = (69)10
1-6 ( 125 )10 = (?) 2 → ( 1111101 )2

-
1-12 (63.25)dec = ( ? )bin

a) 11111.11 b) 111001.01 c) 111111.01 d) 111111.1 e) Hiçbiri
1-13 (43.8125) dec = ( ? )bin

a) 101011.1101 b) 110101.1101 c) 101011.1011 d) 110101.1011 e) Hiçbiri
1-14 (1001011.011) bin = ( ? ) dec

a) 73.0375 b) 75.375 c) 91.375 d) 75.573 e) Hiçbiri
1-15 (110101.1011) bin = ( ? ) dec

a) 53.6875 b) 53.6375 c) 52.6875 d) 55.6375 e) Hiçbiri
1-16 (11001.1) bin = ( ? ) oct

a) 62.4 b) 62.1 c) 31.1 d) 31.2 e) 31.4
1-17 (25.6) oct = ( ? )bin

a) 10101.11 b) 11101.10 c) 10101.10 d) 10010.11 e) 11111.01
1-18 (35.1) oct = ( ? ) hex

a) 17.4 b) 1D.1 c) D1.2 d) E8.1 e) Hiçbiri
1-19 (39.A) hex = ( ? ) oct

a) 35.5 b) 70.5 c) 71.5 d) 72.25 e) 75.5
1-20 (485) dec = ( ? ) hex

a) 1E5 b) 231 c) 5E1 d) 15E e) Hiçbiri
Decimal Binary Octal Hexadecimal

0 0 0 0
1 1 1 1
2 10 2 2
3 11 3 3
4 100 4 4
5 101 5 5
6 110 6 6
7 111 7 7
8 1000 10 8
9 1001 11 9
10 1010 12 A
11 1011 13 B
12 1100 14 C
13 1101 15 D
14 1110 16 E
15 1111 17 F
16 10000 20 10
17 10001 21 11
18 10010 22 12
19 10011 23 13
20 10100 24 14
1.5 Bilgisayar Kodları
Günlük hayatta kullandığımız onlu sistemdeki sayılar, özel karakter ve harfler lojik devrelerde ikili sayı sistemine
çevrilmeden kullanılamazlar. Bilgilerimizi bilgisayarda saklamak ve üzerinde işlem yapmak için yapılan çeviri
işlemine kodlama adı verilir.
Bit : binary sayı kodunda kullandığımız rakamlara 0 ve 1 ‘lere bit denir.
Byte : 8 bitten oluşan ve bir karakterlik bilgiyi saklayabilen bellek birimidir.
Word : 2 byte ’ tan oluşan bellek birimidir.
. . . . . . . . . . . .
. . . 1. byte . . . . . 2. byte
. . . .
1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8
1 0 0 0 1 1 0 1 0 0 1 0 0 1 1 0
. . . . . . . . . . . .
. .. .. .. . . 1. word . . . . . .
İkili kodlanmış onlu sistem ( BCD ) ( binary coded for decimal )

Bu sistemde bir karakter ve sayı dört basamaklı bir ikili sayı grubu ile gösterilir.yani her karakter 4 bitlik ikili sayı
gurubu ile ayrı ayrı kodlanır. Özel karakterleri 6 bitlik ikili sayı grubu ile kodlayabiliriz.
547 → 5 4 7 → 547 nin BCD kodu 010101000111

0101 0100 0111
-
Desimal sayılar 4 bitlik kodlama 6 bitlik kodlama
0 0000 000000
1 0001 000001
2 0010 000010
3 0011 000011
4 0100 000100
5 0101 000101
6 0110 000110
7 0111 000111
8 1000 001000
9 1001 001001
-
Karakter Desimal karşılığı Binary karşılığı
6 14 → E
> 6E → 01101110
0110 1110
Gray Kodu
Bu kodda bir bitten bir sonraki bite geçişteki değişime bakılır. Bir bitten sonraki kendisini takip eden bittede eğer
aynı sayı varsa bunun gray kodu 0, eğer farklı bir sayı varsa bunun gray kodu ise 1 dir.
56 sayısının gray kodunu bulalım
Örnek 1-14
(56)dec = ( ? )gray
(56)dec = ( 111000 )bin
0 1 1 1 0 0 0
V V V V V V
1 0 0 1 0 0
(56)dec = ( 100100)gray
2. BOOLEN MATEMATİĞİ
Mantık kurallarının matematiksel gösterimidir. Boolen cebri dijital devreleri oluşturmadan kağıt
üzerinde simülasyonlarını yapmamıza olanak sağlar. Bu sayede istediğimiz çalışma şartlarına
ait devreleri tasarlayabilir, doğruluğunu kontrol edebilir, ve devre üzerinde sadeleştirmelere
gidebiliriz.
JHer nekadar Boolen cebrini elektrik, elektronik ve diğer dallardaki teknik adamlar kullansada
Boolen cebri 18. yüzyılda yaşamış George Bole isimli matemetikci tarafından bulunmuştur.
+5V
Boolen matematik ile elektriğin birleştiği bir dizi mantık işlemleridir. 0V
İki değer vardır 0 veya 1
Bir A sinyalini ele alalım Durum→ L H L
Binary→ 0 1 0
-
Girişler Anahtarlama Elemanıdır Çıkışlar Enerjinin Olup Olmamasıdır
Lojik 0 Lolik 1 Lojik 0 Lolik 1
Anahtar Açık Anahtar Kapalı Enerji Yok Enerji Var
Çarpma İşlemi : Seri anahtarlamadır ve mantığı Toplama İşlemi : Paralel anahtarlama veya mantığı
A
A B B
.
Q = A.B Q = A+B
Boolen kuralları
Ve işlemleri Veya işlemleri
0.0=0 0+0=0
1.1=1 1+1=1
0.1=0 0+1=1
.
1.0=0 1+0=1
0.0=0 0+0=0
_
1.1=1 1+1=1
.
0+1=1
0.1=0
.
.
1.0=0
1+0=1
.
Yukarıda yaptığımız işlemlerin sayısal değerlerinin 0 mı yoksa 1 mi oldukları belliydi. Peki yapacağımız işlerlerdeki
sayısal değerler belli değil yada değeri zaman içerisinde değişiyorsa işlemleri nasıl yapmamız gerekiyor? Bu
durumda işlem yapacağımız sayısal değişkenler aynı matemetikte bilinmeyenlere verdiğimiz x,y…. isimleri gibi
isimler atayarak işlemlerimizi gerçekleştiriyoruz. Eğer herhangi bir zorunluluk yoksa A,B… a,b… X,Y... x,y…
İnputA,inputb… I0.0,i0.1.. E124.1…. gibi çok çeşitli degişkenleri atayabilmekteyiz.
2.1 Boolen teoremleri :
1- Yer değişme kanunu :
A+B=B+A A.B = B.A
2 - Birleşme kanunu :
A+(B+C)=(A+B)+C A . ( B.C ) = ( A.B ) . C
3 - Dağılma kanunu
A+B.C=(A+B).(A+C) A.(B+C) = A.B+A.C
* Boolen cebrinde öncelik parantez içinde sıralı işlemlerde ise öncelik çarpma sonra toplamadadır.
4 - Tamamlayıcı kanunu
_ _
A . A = 0 A bazı kaynaklarda AI olarak geçebilir.
_
A + A = 1
5- Çift tersleme kanunu :

_ _
= = _ _ = =
A = A A = A A A A A
0 1 0 1
1 0 1 0
-6 - Yutma kanunu
Yutma kanunu / 1 Yutma kanunu / 2
A.(A+B) = A A+A.B = A
Yutma kanunu / 3 Yutma kanunu / 4

A+ĀB=A+B A . ( Ā + B ) = AB
A+ĀB=(A+Ā).(A+B) A . ( Ā + B ) = AĀ + AB
(A+Ā)=1 AĀ = 0
1.(A+B)= A+B 0 + AB = AB
veya veya
Ā + AB = Ā + B Ā.(A+B)=ĀB
--7 - Ve özdeşlikleri
A.0=0 A.1=A
A.A=A A.Ā=0
8 - Veya özdeşlikleri
A+0=A A+1=1
A+A=A A+Ā=1
9- de morgon kanunu
A + B = A . B A . B = A + B
A + B + C +.......+ N = A . B . C ......... N A . B . C ........... N = A + B + C +.....+ N
2.2 Doğruluk tablosu

İfadede veya devrede bulunan her bir değişkenin olabileceği bütün 1 ve 0 durumları için işlemlerin yapılarak
sonuçların yine 1 ve 0 lar halinde yazılmasıdır. Buradaki 1 ve 0 olasıkları 2değişken sayısı ile bulunur.
Q = A+A.B A , B olarak 2 değişken var olasılık 22 = 4 dür

Örnek 2-1
A B A.B Q = A+A.B
0 0 0 0
0 1 0 0
1 0 0 1
1 1 1 1
2.3 Lojik ifadelerin sadeleştirilmesi
2.3.1. Boolen cebri ile sadeleştrime

Yöntemler : Ortak paranteze alınarak değişken sayısı azaltılmaya çalışılır, burada parantez içlerinde bir değişken
ve o değişkenin değili bir araya getirilerek yok edilmeye çalışılır. Bir ifadede birden fazla ortak paranteze alınmışsa
bu parantezler açılarak tekrar ortak parantezlerle alınarak yok edilmeye çalışılır.
Örnekler : Aşağıdaki lojik ifadeleri sadeleştriniz

Örnek 2-2
Q = A . ( A B + C ) =A A B + A . C = A B + A C = A . ( B + C )
A
Q=ĀB+A+AB
-Örnek 2-3
yöntem 1- Q =( A + A B )+ Ā B =A + Ā B= A + B
A A+B
yöntem 2- Q =( A + Ā B )+ A B= A + B +A B = A + A . B + B = A + B
-.
A+B A
Örnek 2-4
Y= A B + A B=B ( A+A ) =B1=B

1
-
Örnek 2-5
Z = A C + A D + B C + B D =A ( C + D ) + B ( C + D ) = AX + BX = X ( A + B ) = ( C + D ) ( A + B )
* * # # X X (C+D)
-
Örnek 2-6
K=X Y Z + X Y Z + X Y Z + X Y Z = X Y Z + X Y Z + X Y Z + X Y Z
* * # #
K=XY(Z+Z)+X Y Z+X Y Z =XY + X Y Z + X Y Z=XY + X Y Z + X Y Z

1
XY
-
K=Y(X+X Z)+X Y Z=Y(X+Z)+X Y Z
Örnek 2-7
Y=(A+B)C=(A+B)+C=A B+C
-
Örnek 2-
8
M = ( A + B C ) ( C + Al D ) = A ( C + A l D ) + B C ( C + Al D )
= A C + A Al D + B C C + B C Al D
= A C + B C + Al B C D
= C ( A + B + A l B D)
E = X.Y.( X + Y + Z ) = X.Y.X + X.Y.Y + X.Y.Z
Örnek 2-9
= X.Y + X.Y + X.Y.Z

= X.Y + X.Y.Z
= X.Y.1 + X.Y.Z
= X.Y.( 1 + Z )
= X.Y.1
= X.Y
S = P.Q.R + P. Ql.Rl + P.Q. Rl + P.Ql.R = P.Q.(R + Rl) + P. Ql.( Rl + R)
Örnek 2-10
= P.Q.1 + P. Ql.1
= P.Q + P. Ql
= P.(Q + Ql)
= P.1
=P
Q = AI.B.CI + AI.B.C
-
2-11
= AI.B ( CI + C )
= AI.B
Örnek
{ [ ( A.B )' C ]' D }' = { [ ( A.B )'' + C' ] . D }'

Örnek 2-12
= (A.B + C')' + D'

= [(A.B)' .C''] + D'
= (A'+B' ).C + D'
Aşağıdaki lojik ifadeyi sadeleştirerek doğru olup olmadığını doğruluk tablosu ile ispatlayınız.
Örnek 2-13
Y=((A+B)+(A+C)+(A+D))(AB)=(AB)(A+B+C+D)
A+B+C+D
Y = A B A + A B B + A B C +A B D = A B + 0 + A B C + A B D =A B (1 + C + D ) = A B 1 = A B
0 * * * 1
AB A0
0
A B C D B A+B A+C A+D X AB F

0 0 0 0 1 0 0 0 0 0 → 0
0 0 0 1 1 0 0 1 1 0 → 0
A, B , C , D 4 adet değişken var. (2 üssü 4) 24 = 16 farklı 0 0 1 0 1 0 1 0 1 0 → 0
olasılık olacaktır her bir işlem basamağı ve ara işlemler 0 0 1 1 1 0 1 1 1 0 → 0
doğruluk tablosunda bütün olasılıklar için gerçekleştirilecek ve 0 1 0 0 0 1 0 0 1 0 → 0
sonuç bulunacaktır aynı işlem sadeleştrilmiş işlemede 0 1 0 1 0 1 0 1 1 0 → 0
uygulandıktan sonra iki sonuç sutunu karşılaştırılacaktır 0 1 1 0 0 1 1 0 1 0 → 0
0 1 1 1 0 1 1 1 1 0 → 0
1 0 0 0 1 1 0 1 1 1 → 1
1 0 0 1 1 1 0 1 1 1 → 1
1 0 1 0 1 1 1 1 1 1 → 1
1 0 1 1 1 1 1 1 1 1 → 1
1 1 0 0 0 1 1 1 1 0 → 0
1 1 0 1 0 1 1 1 1 0 → 0
1 1 1 0 0 1 1 1 1 0 → 0
1 1 1 1 0 1 1 1 1 0 → 0
-
=
Örnek 2-14
X= ( B C + B C ) (B + AC )
İfadesini sadeleştiriniz ve elde ettiğiniz sonucu

anahtarlama elemanları ile oluşturunuz.
………........................
Lojik ifadesi sadeleştirildiğinde sonuç CB bulunur
anahtarlama elemanları ile oluşturulmuş şekli yanda
verilmiştir.
Q = ( XI + Y ) . ( X + Y )
2-15
= XI.X + XI.Y + X.Y + Y.Y

= XI.Y + X.Y + Y
= Y. ( XI + X + 1 )
Örnek
=Y
Q = X. YI.Z + Y.Z + XI.YI.Z + YI.ZI

2-16
= YI.Z ( X + XI ) + Y.Z + YI.ZI

= YI.Z + Y.Z + YI.ZI
= YI ( Z + ZI ) + Y.Z
Örnek
= YI + YZ
= YI + Z
Q = AI.B + ( A.B ) I + C
2-17
= AI.B + AI + BI + C
= AI. ( B + 1 ) + BI + C
= A I + BI + C
Örnek
Q = ( X.Y )I . ( XI + YI )I
2-18
= ( XI + YI ) . ( XII.YII )
= ( XI + YI ) . X.Y
= XI.X.Y + YI.X.Y
Örnek
= 0.Y + 0.Y
=0
Q = AI.B.CI + AI.B.C
2-19
= AI.B .( CI + C )
= AI.B
Örnek
Q = BI.CI + A.B + AI.BI.C + AI.B.C

2-20
= BI.CI + A.B + AI.C .( BI + B )

= BI.CI + A.B + AI.C
Örnek
Q = ( A I + BI + C ) I
2-21
= AII.BII.CI
= A.B.CI
Örnek
Q = AI.B + B.CI + BI
2-22
= B .( AI + CI ) + BI
( A + C ) ye X dersek
Q=BI + B.X
Örnek
= BI + X
= B I + A I + CI
= A I + BI + CI
Q = [ ( XI + X.Y ) . ( YI + X.Y ) ] I
2-23
= ( XI + X.Y ) I + ( YI + X.Y ) I
= ( XII . ( X.Y ) I ) + ( YII + ( X.Y ) I )
= ( X . ( X I + Y I ) ) + ( Y + ( X I + YI )
Örnek
= X.XI + X.YI + Y.XI + Y.YI

= X.YI + XI.Y
Problemler : Aşağıda verilen lojik ifadeleri sadeleştiriniz
2-1 Q = A' B' C' + A B' C' + B C + A' B' C + A B' C = ………….. = C + B'
2-2 F = A C + A' C + C' = ………….. = 1
2-3 Q = ( A' B' C' ) ' = ………….. = A + B + C
2-4 D = A C + B ( A' C + A ) = ………….. = A C + A B + B C
2-5 S = B' C' A' + A' B C + A B' C' + B' C A = ………….. = B' C' + A B' + A' B C
Aşağıda verilen lojik ifadeyi sadeleştirerek doğruluğunu doğruluk tablosunda karşılaştırınız

2-6 [ A' B' + ( A + B' )' ] ' = ………….. = A
A B [ A' B' + ( A + B' )' ] '

0 0 0
0 1 0
1 0 1
1 1 1
Aşağıda verilen doğruluk tablolarını gerçekleyen lojik ifadeleri bulunuz
2-7 P Q X a) X = P'Q' + PQ' 2-8 P Q X a) X = PQ'

1 1 1 b) X = PQ + PQ' + P'Q' 1 1 0 b) X = P'Q + PQ'
1 0 1 c) X = PQ + P'Q AND P'Q' 1 0 0 c) X = PQ
0 1 0 d) X = PQ + P'Q + P'Q' 0 1 0 d) X = P'Q'
0 0 1 0 0 1
2.3.2. Lojik ifadelerin venn şeması ile sadeleştrilmesi

Lojik ifadelerin küme kavramındaki bileşim, kesişim, fark şekli ile gösterimidir. Bu yöntem
ilede lojik ifadelerin sadeleştrilmesi mümkündür.
A A B B
A+B A+B A.B A.B

-
Örnek 2-24
+ =
-
A B A+B
Örnek 2-25
. =
A B A.B
2.3.2. Lojik ifadelerin karno haritası ile sadeleştrilmesi

Lojik ifadelerin çarpımların toplanması şeklinde sadeleştrilmesini sağlayan kutucuklardan oluşan bir yöntemdir.
Değişken sayısına göre karno harirasının hazırlanmasında öncelikli olarak bulunması gereken şey kullanılacak
kutu sayısıdır. Kutu sayısının 2değişken şeklinde bulunur.
2 Değişkenli ( A B ) karno 3 Değişkenli ( A B C ) karno haritası. 4 Değişkenli ( A B C D ) karno haritası.

haritası. Kutu sayısı = 23 = 8 Kutu sayısı = 24 = 16
2
Kutu sayısı = 2 = 4
5 Değişkenli ( A B C D E ) karno haritası. Kutu sayısı = 25 = 32
6 Değişkenli ( A B C D E F ) karno haritası. Kutu sayısı = 26 = 64
Lojik ifadelerin karno haritasına yerleştrilmesi.
Y = A + A'B A A' A
Örnek 2-26
İşlem basamakları: B 0 1
- A nın olduğusütundaki tüm kutulara 1 konur
B' 0 1
- A' ve B nin kesiştiği kutuya 1 konur
B 1 1 1
↓ ↓
A'B _A_
A=1 olan
Kesişim
noktası
sütun
-
Y = A + A' B C + B C' A.B A'B' A'B AB AB'
Örnek 2-27
İşlem basamakları: C 00 01 11 10
- A nın olduğu sütunlardaki tüm kutulara 1 konur (AB BC' A A
ve AB' sütunları ) C' 0 1 1 BC' 1
- B nin olduğu ve C' ile kesiştiği tüm kutulara 1 konur A'BC A A
- A' B C nin kesiştiği tüm kutuya 1 konur C 1 1 1 1
Lojik ifadelerin karno haritası ile sadeleştrilmesi.
İşlem basamakları:
- İçinde 1 olan kutucuklar birli, ikili yada daha fazla grup oluşturabilir
- Grup oluşturmanın amacı en sade devreyi elde etmektir o nedenle bir kutu birden çok gruba dahil edilebilir.
- Grup ancak birbirine komşu kutular arasında yapılabilir.
- Çapraz bileşke oluşturulamaz X
A A' A
Örnek 2-28
B 0 1
Y = A'B' + A'B + AB = A' + B
B' 0 1
B 1 1 1
↓ ↓
A' sütunu
B satırı
-
A.B A'B' A'B AB AB'

Örnek 2-29
Y = A' B' C' + A' B C' + A B C + A B' C C 00 01 11 10

Y = A' C' + A C C' 0 1 1 A' C' Satırı
C 1 1 1 A C Satırı
-
Y = A' B' C' D + A' B' C D + A' B' C D' + A' B C' D' + A' B C' D + A B C' D + A B' C' D + A B' C D + A B' C D'
Örnek 1-30
-
Y = C' D + A' B C' + B' C
Örnek 1-31
Yanda verilen karno haritasından elde ettiğiniz sadeleştirilmiş ifadeyi yazınız.
F = B I + A CI
Aşağıda verilen karno haritalarından elde ettiğiniz sadeleştirilmiş ifadeyi yazınız.

Örnek 1-32
F = A I C + A B CI + A I B D F = A I C + A B CI + B CI D
-
Aşağıda verilen karno haritalarından elde ettiğiniz sadeleştirilmiş ifadeyi yazınız.

Örnek 1-33
F = AI BI CI + AI CI D + A CI DI + A C DI F = AI BI CI + AI CI D + A CI DI + A DI
3. LOJİK KAPILAR
Lojik kapılar dijital sinyaller arasındaki sayısal ( mantıksal ) işlemleri yapmamızı sağlayan elektronik
elemanlardır. Her nekadar lojik kapıları semboller ile göstersekte gerçekte bu kapılar transistör , direnç
, diyot , küçük değerli kondansatör gibi elektronik devre elemanlarından oluşurlar ve entegre devre (IC-
integrated-circuit)olarak imal edilirler
Lojik cebirde 3 temel işlem vardır:
1- Ve Kapısı ( And Gate )
2- Veya Kapısı ( Or Gate )
3- Değil Kapısı ( Not Gate )
bu temel üç işlem birleştirilerek 6 yeni işlem daha elde edilir:
4- Vedeğil Kapısı ( Not and - Nand Gate )
5- Veyadeğil Kapısı ( Not or - Nor Gate )
6- Özel Veya Kapısı ( Exor – Exclusive or Gate )
7- Özel Veya eğil Kapısı ( Exnor – Exclusive nor Gate )
8- Tampon Kapısı ( Buffer Gate )
9- Trasmisyon Kapısı ( Blateral Swich )
Kapı sembollerinin gösteriminde 2 farklı norm kullanılmaktadır.
Ansi Normu : Amerikan standartları ve Din Normu : Alman standartları
3.1. Ve Kapısı ( And Gate )
En az 2 girişe sahip olan bu kapı girişine uygulanan sinyallerin çarpımını alarak çıkış sinyali verir.
&
2 Girişli Ve Kapısı ( Ansi Normu ) 3 Girişli Ve Kapısı ( Ansi Normu ) 2 Girişli Ve Kapısı ( Din Normu )
Q=A.B Q=A.B.C Q=A.B
A B C Q
0 0 0 0
0 0 1 0
0 1 0 0
A B Q 0 1 1 0
0 0 0 1 0 0 0
0 1 0 1 0 1 0
1 0 0 1 1 0 0
1 1 1 1 1 1 1
Ve Kapısı Doğruluk Tablosu Ve Kapısı Doğruluk Tablosu Anahtarlama Elemanları İle
2 Girişli 3 Girişli Gösterimi
-.
Aşağıdaki lojik kapıların çıkışlarındaki lojik ifadeleri bularak, sonuçları karşılaştırınız
3.2. Veya Kapısı ( Or Gate )

En az 2 girişe sahip olan bu kapı girişine uygulanan sinyallerin toplamını alarak çıkış sinyali verir.
>1
=
2 Girişli Veya Kapısı ( Ansi Normu ) 3 Girişli Ve Kapısı ( Ansi Normu ) 2 Girişli Ve Kapısı ( Din Normu )
Q=A+B Q=A+B+C Q=A+B
A B C Q
0 0 0 0
0 0 1 1
0 1 0 1
A B Q 0 1 1 1
0 0 0 1 0 0 1
0 1 1 1 0 1 1
1 0 1 1 1 0 1
1 1 1 1 1 1 1
Ve Kapısı Doğruluk Tablosu Ve Kapısı Doğruluk Tablosu Anahtarlama Elemanları İle
3.3. Değil Kapısı ( Not Gate )
Yalnızca 1 girişe sahip olan bu kapı girişine uygulanan sinyalin tersini ( değilini ) alarak çıkış sinyali verir.
Değil Kapısı ( Ansi Normu ) Değil Kapısı ( Ansi Normu ) Değil Kapısı ( Din Normu )
-
A=Ā A=Ā A=Ā
A Ā
0 1
1 0
Değil Kapısı Doğruluk Tablosu Anahtarlama Elemanları İle Gösterimi
Lolik kapıların transistör , direnç , diyot gibi elektronik devre elemanlarından oluştuklarını söylemiştik aşağıda ise
Değil Kapısının karşılığı elektronik devre olarak verilmiş ve doğruluk tablosu incelenmiştir.
3.4. Vedeğil Kapısı ( Not and - Nand Gate )
En az 2 girişe sahip olan bu kapı girişine uygulanan sinyallerin çarpımını alarak değilledikten sonra çıkış sinyali
olarak verir.
&
Ve Değil Kapısı ( Ansi Normu ) Ve Değil Kapısı ( Ansi Normu ) Ve Değil Kapısı (Din Normu)
Q=A.B Q= A.B.C
A B C Q
0 0 0 1
0 0 1 1
0 1 0 1
A B Q 0 1 1 1
0 0 1 1 0 0 1
0 1 1 1 0 1 1
1 0 1 1 1 0 1
1 1 0
Ve Değil Kapısı Doğruluk Tablosu Ve Değil Kapısı Doğruluk Tablosu Anahtarlama Elemanları İle
3.5. Veyadeğil Kapısı ( Not or - Nor Gate )

En az 2 girişe sahip olan bu kapı girişine uygulanan sinyallerin toplamını alarak değilledikten sonra çıkış sinyali
olarak verir.
>1
=
Veyadeğil Kapısı ( Ansi Normu ) Veyadeğil Kapısı ( Ansi Normu ) Veyadeğil Kapısı ( Din Normu )
Q= A+B Q = A + B+C Q= A+B
A B C Q
0 0 0 1
0 0 1 0
0 1 0 0
A B Q 0 1 1 0
0 0 1 1 0 0 0
0 1 0 1 0 1 0
1 0 0 1 1 0 0
1 1 0
Veya Değil Kapısı Doğruluk Tablosu Veya Değil Kapısı Doğruluk Tablosu Anahtarlama Elemanları İle
3.6. Özel Veya Kapısı ( Exor – Exclusive or Gate )

- -
2 girişe sahip olan bu kapı girişine uygulanan sinyallere AB + AB işlemini yaparak çıkış sinyali verir.
A B Q
0 0 0
Özel Veya Kapısı ( Ansi Normu )
0 1 1
Q = A+B = A.B+A.B
1 0 1
=1
Özel Veya Kapısı ( Din Normu ) Anahtarlama Elemanları İle Gösterimi Özel Veya Kapısı Doğruluk
Q = A+B = A.B+A.B Tablosu 2 Girişli
-! Farklı sinyallerde 1 aynı sinyallerde 0 çıkış
3.7. Özel Veyadeğil Kapısı ( Exnor – Exclusive nor Gate )

- -
2 girişe sahip olan bu kapı girişine uygulanan sinyallere A B + AB işlemini yaparak çıkış sinyali olarak verir.
! Farklı sinyallerde 0 aynı sinyallerde 1 çıkış
A B Q
Özel Veyadeğil Kapısı ( Ansi Normu ) 0 0 1
Q = A+B = A.B+A.B
0 1 0
1 0 0
1 1 1
Özel Veyadeğil Kapısı ( Ansi Normu ) Anahtarlama Elemanları İle Gösterimi Özel Veya Değil Kapısı Doğruluk
Q = A+B = A.B+A.B Tablosu 2 Girişli
=
Özel Veyadeğil Kapısı ( Din Normu )
Q = A+B = A.B+A.B
3.8. Tampon Kapısı ( Buffer Gate )

Tampon kapısının çıkışı giriş lojik ifadesi ile aynıdır. Lojik devrelerde sadece katlar arasında akım yükseltmek
amacı ile kullanılırlar.
A Q
1 0 0
Tampon Kapısı ( Ansi Normu ) Tampon Kapısı ( Din Normu ) 1 1

Tampon Kapısı Doğruluk
Tablosu
Yandaki devrelerde tampon

kapısı farklı empedans
seviyeleri arasında empedans
uygunluğu oluşturmak için
M kullanılmışlardır.
-
3.9. Trasmisyon Kapısı ( Blateral Swich )

Yetki girişi verildiğinde girişini çıkışına aktaran, yetki girişi olmadığı taktirde girişi ile çıkışı arasını yalıtan kapılardır.
Birden fazla kapı çıkışının aynı noktaya bağlanması gerektiği durumlarda şayet kapı çıkışlarında farklı lojik
seviyeler olursa bu devre üzerinde hatalara neden olur. Butür farklı sinyal çakışmalarını önlemek için Transmisyon
kapıları kullanılır. Transmisyon kapıları ençok bilgisayar sistemlerinde sayısal bilgilerin tek hattan transferini
sağlamak amacı ile kullanılırlar.
Transmisyon kapısının anahtarlama Hatalı Devre Düzeltilmiş Devre

elemanı olarak karşılığı
-
Giriş Yetki Çıkış Giriş Yetki Çıkış Giriş Yetki Çıkış Giriş Yetki Çıkış
0 0 Çıkış girişden 0 0 0 0 0 Çıkış girişden 0 0 1
1 0 yalıtılmış 1 0 1 1 0 yalıtılmış 1 0 0
0 1 0 0 1 Çıkış girişden 0 1 1 0 1 Çıkış girişden
1 1 1 1 1 yalıtılmış 1 1 0 1 1 yalıtılmış
3.10. Lojik kapıların diğer kapılarla elde edilmesi

Aşağıdaki lojik kapıların girişine uygulanacak A sinyalinin 0 ve 1 olması durumunda kapı çıkışındaki lojik ifade yi
bulunuz
A Q A Q A Q
0 0 0
1 1 1
A Q A Q A Q
0 0 0
1 1 1
A Q A Q A Q
0 0 0
1 1 1
A Q A Q A Q
0 0 0
1 1 1
3.10.1. Ve Kapısının Elde Edilmesi.

A B Q A B Q
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
A B Q A B Q
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
A B Q
0 0
0 1
1 0
1 1
3.10.2. Veya Kapısının Elde Edilmesi.

A B Q A B Q
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
A B Q A B Q
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
A B Q
0 0
0 1
1 0
1 1
3.10.3. Tampon Kapısının Elde Edilmesi.
A B Q A B Q
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
3.10.4. Ve Değil Kapısının Elde Edilmesi.

A B Q A B Q
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
A B Q
0 0
0 1
A B Q 1 0
0 0 1 1
0 1
1 0
1 1
A B Q
0 0
0 1
1 0
1 1
3.10.5. Veya Değil Kapısının Elde Edilmesi.

A B Q A B Q
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
A B Q
0 0
A B Q 0 1
0 0 1 0
0 1 1 1
1 0
1 1
A B Q
0 0
0 1
1 0
1 1
3.10.6. Özel Veya Kapısının Elde Edilmesi.

A B Q A B Q
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
Örnekler
Aşağıda verilen lojik devrelerin çıkışlarından elde edilecek lojik ifadeyi bulunuz ve varsa bulduğunuz bu lojik
ifadeleri sadeleştiriniz. Elde ettiğiniz sadeleştirilmiş ifadeyi tekrar lojik kapılarla oluşturunuz.
Bu sorularda elde ettiğiniz lojik ifadeyi tekrar lojik kapılarla oluşturup verilen devre ile sizin çizdiğiniz devreyi
karşılaştırarak sağlamasını yapabilirsiniz.
Örnekler
Örnek 3-1
Örnek 3-2
Örnek 3-3
Örnek 3-4
Örnek 3-5
Örnek 3-6
Örnek 3-7
Örnek 3-8
Örnek 3-9
Örnek 3-10
Örnek 3-11
Örnek 3-12
Örnek 3-13
Örnek 3-14
Örnek 3-15
Örnek 3-16
Örnek 3-17
Örnek 3-18
Örnek 3-19
Örnek 3-20
Örnek 3-21
Örnek 3-22
Örnek 3-23
Örnek 3-24
Örnek 3-25
Örnek 3-26
Örnek 3-27
Örnek 3-28
Örnek 3-29
Örnek 3-30
Örnek 3-31
Örnek 3-32
Örnek 3-33
Örnek 3-34
Örnek 3-35
Örnek 3-36
Örnek 3-37
Örnek 3-38
Örnek 3-39
Örnek 3-40
Örnek 3-41
Örnek 3-42
Örnek 3-43
Örnek 3-44
Örnek 3-45
Örnek 3-46
Örnek 3-47
Örnek 3-48
Örnek 3-49
Örnek 3-50
Örnek 3-51
Örnek 3-52
Örnek 3-53
Örnek 3-54
Örnek 3-55
Örnek 3-56
Örnek 3-57
Örnek 3-58
Örnek 3-59
Örnek 3-60
Örnek 3-61
Örnek 3-62
Örnek 3-63
Örnek 3-64
Örnek 3-65
Örnek 3-66
Örnek 3-67
Örnek 3-68
Örnek 3-69
Örnek 3-70
Örnek 3-71
Örnek 3-72
Örnek 3-73
Örnek 3-74
Örnek 3-75
Örnek 3-76
Örnek 3-77
Örnek 3-78
Örnek 3-79
Örnek 3-80
Örnek 3-81
Örnek 3-82
Örnek 3-83
Örnek 3-84
Örnek 3-85
Örnek 3-86
Örnek 3-87
Örnek 3-88
Örnek 3-89
Örnek 3-90
Örnek 3-91
Örnek 3-92
Örnek 3-93
Örnek 3-94
Örnek 3-95
Örnek 3-96
Örnek 3-97
Örnek 3-98
Örnek 3-99
Örnek 3-100
Örnek 3-101
Örnek 3-102
Örnek 3-103
Örnek 3-104
Örnek 3-105
Örnek 3-106
Örnek 3-107
Örnek 3-108
Örnek 3-109
Örnek 3-110
Örnek 3-111
Örnek 3-112
Örnek 3-113
Örnek 3-114
Örnek 3-115
Örnek 3-116
Örnek 3-117
Örnek 3-118
Örnek 3-119
Örnek 3-120
Cevap
Örnek 3-121
?=
Yukarıda verilen lojik devrenin çıkışının A . B + ( C . D )I olabilmesi için ? olan devre parçası ne
olmalıdır
-
Cevap
Örnek 3-122
?=
Yukarıda verilen lojik devrenin çıkışının ( A + B )I . ( CI + D )I olabilmesi için ? olan devre parçası ne
olmalıdır
Örnek 3-123
Cevap
?=
Yukarıda verilen lojik devrenin çıkışının [ ( CI + D ) . BI + ( A . B )I ]I olabilmesi için ? olan devre parçası ne
olmalıdır
I I I I I I I
-
A B C C A.B (A.B) (A.B) .C [(A.B) +C ]

Örnek 3-124
0 0 0 1 0 1 1 0
0 0 1 0 0 1 0 1
0 1 0 1 0 1 1 0
0 1 1 0 0 1 0 1
Yukarıda verilen lojik devrenin A , B , C
1 0 0 1 0 1 1 0
girişlerine aşağıda grafiği verilen lojik
1 0 1 0 0 1 0 1
sinyaller uygulandığında elde edilecek
cıkış sinyalini çiziniz. 1 1 0 1 1 0 0 1
1 1 1 0 1 0 0 1
A 1
B 0
C 1
“
Q
Örnek 3-125
& >1
=
-
Yukarıda Ansi normunda verilmiş lojik devreyi Din normuna çeviriniz
Örnek 3-126
>1
=
&
>1
=
-
Yukarıda Din normunda verilmiş lojik devreyi Ansi normuna çeviriniz
Örnek 3-127
&
&
>1
=
Yukarıda Din normunda verilen lojik devrenin çıkışından alınacak lojik ifadeyi bulunuz.
-
Örnek 3-128
1 >1
= >1
=
&
-
Örnek 3-129
&
>1
=
&
Örnek 3-130
>1
=
&
&
Q = A + C + A.B + C.D Lojik ifadesini Vedeğil kapıları ile oluşturunuz

Örnek 3-131
Q = A + C + A.B + C.D → Q = A . C . ( A . B ) . ( C . D )
3.10. Lojik devre tasarımı

İstenilen çalışma şartlarını sağlayacak lojik devrelerin tasarımını yaparken öncelikli olarak değişken ( şart ) sayısı
belirlenmeli ve olasılıklara göre doğruluk tablosu çıkartılmalıdır. İstenen çıkışları sağlayacak olasılıkların doğruluk
tablosunda sonucu 1 olarak değerlendirilir. Çıkışı 1 yapan her bir satırdaki değerler çıkışın 1 olması için gerekli şart
olan değerlerdir bu nedenle satır içleri ve mantığı ile değerlendirilir. Çıkışı sağlayan birden fazla satır varsa bu
satırların herhangi birinin varlığı çıkışı 1 yapmaya yetecektir bu nedenle satırlar arasında ise veya mantığı
uygulanır. ( Çarpımların Toplamları )
Örnek 3-132
Birer uçları +v (1) potansiyeline bağlı

3 adet
( x , y , z ) anahtarları
vardır.anahtarlardan sadece bir
tanesi kapatıldığında çıkış verecek
lojik devreyi ve kontak elemanlarını
çiziniz
X Y Z Q
0 0 0 0
0 0 1 1 xl . yl . z
0 1 0 1 xl . y . zl
0 1 1 0
1 0 0 1 x . y l . zl
1 0 1 0
1 1 0 0
1 1 1 0
Q = xl . yl . z + xl . y . zl + x . yl . zl
Birer uçları +v (1) potansiyeline bağlı

Örnek 3-133
4 adet ( A , B , C , D ) anahtarları
vardır.anahtarların hepsi açık iken
veya hepsi kapalı iken çıkıştaki
lambayı çalıştıracak lojik devreyi ve
kontak elemanlarını çiziniz.
A B C D Q
0 0 0 0 1 Al . Bl . Cl . D l
1 1 1 1 1 A.B.C.D
Q = A l . Bl . Cl . D l + A . B . C . D
Birer uçları +v (1) potansiyeline bağlı 4

Örnek 3-134
adet ( A , B , C , D ) anahtarları
vardır.anahtarlardan A kapalı B açık
iken C ve D anahtarlarından sadece 1
tanesi kapatıldığında çıkış verecek lojik
devreyi çiziniz ?
A B C D Q
1 0 0 0 0
1 0 0 1 1 A . Bl . Cl . D
1 0 1 0 1 A . Bl . C . Dl
1 0 1 1 0 Q = A . B l . Cl . D + A . B l . C . D l
l l l l l l l
-
F = A . B . C + A . B. C + A. B . C + A . B . C
Örnek 3-135
Lojik ifadesini sadeleştiriniz ve A,B,C girişlerine aşağıdaki sinyaller uygulandığında F çıkışı sinyalinin şekli ne
olacaktır , çiziniz ?
F = Al . Bl . Cl + A . Bl. Cl . + Al . B . C + A . Bl . C
F = Bl . Cl . ( A + Al ) + Al . B . C + A . Bl . C = B . C + A . Bl . C + A l. B. C
F = Bl . ( C l + A . C ) + A l . B . C = B l ( Cl + A ) + A l . B . C
F = Bl . Cl + Bl . A + Al . B . C
A,B,C 3 değişken olasılık 2 3 = 8
A B C Al Bl Cl Bl. Cl Bl.A Al.B.C Q

0 0 0 1 1 1 1 0 0 1 A
0 0 1 1 1 0 0 0 0 0
0 1 0 1 0 1 0 0 0 0 B
0 1 1 1 0 0 0 0 1 1
1 0 0 0 1 1 1 1 0 1 C
1 0 1 0 1 0 0 1 0 1
1 1 0 0 0 1 0 0 0 0 Q
-
1 1 1 0 0 0 0 0 0 0
Bir lojik devrenin A, B, C girişlerine aşağıdaki sinyaller uygulandığında devrenin çıkışından Q ile gösterilen sinyal
Örnek 3-136
grafiği elde edilmektedir bu devrenin lojik ifadesini bulunuz.
--
Q = ABIC+ABCI
Lojik devre tasarımında
kullandığımız kapılardan
alabileceğimiz akım değeri
birkaç mili amper
mertebesindedir bu nedenle
tasarladığımız devre ile başka
devreleri çalıştırmak
istediğimizde lojik devremiz ile
sürülecek devre arasında bir
ara yüz ( interface ) elemanı
kullanmamız gerekmektedir. En
çok ara yüz elemanı olarak ise
optokuplörler kullanılmaktadır.
Zehirli atık maddeleri yakarak yok eden sistemin

parçaları aşağıdaki gibidir.
- Zehirli madde püskürtme ağzı

( Toxic waste inlet )
- Benzin püskürtme ağazı ( Fuel inlet )
- Egzoz çıkışı ( Exhaust )
- Zehirli madde açma-kapama valfi ( Waste
shutoff valve )
- Valfi kontrol eden lojik sistem ( Logic sytem )
- Ateşi algılayan sensörler ( SensörA, SensörB,
SensörC )
Sensörlerin her üçüde ateşi algıladığında Zehirli madde

Örnek 3-137
valfini açan devreyi tasarlayınız.
Doğruluk tablosundan
A.B.C
şartı gerçekleştiğinde vananın açılarak zehirli maddenin
püskürtüleceği görülür.
A.B.C Carpma işlemi seri anahtarlama işlemi ile

aynıdır.
-
Sensörlerin enaz iki tanesi ateşi algıladığında Zehirli

Örnek 3-138
madde valfini açan devreyi tasarlayınız
Doğruluk tablosundan
Al.B.C + A.Bl.C + A.B.Cl + A.B.C
şartı gerçekleştiğinde vananın açılarak zehirli
maddenin püskürtüleceği görülür.
Lojik ifade sedeleştirilecek olursa
--
Örnek 3-139
3 adet tanka A,B,C pompaları su basmaktadır her

kazan boşaldıkça kendisine ait pompa ile
dolmaktadır. A pompası : 3kw, B pompası : 6kw, C
pompası : 9kw güçlerindedir ve her biri birbirinden
bağımsız olarak çalışmaktadır. Sistemde tüm
pompalarda duruyorken sarı lamba, pompalardan
bir veya birkaçı çalışıyorken yeşil lamba, sistemde
devreye giren pompaların gücü 10kw ı aştığında ise
kırmızı lamba yanacak şekilde 3 ayrı lojik devreyi
ve kontak elemanlarını çiziniz.
Cevap:
Motorlardan birinin çalışması yeşil lambanın
yanması için gerekli şart ise: veya
Yeşil = A + B + C
Sarı lamba
A B C Q
0 0 0 1 Al . Bl . Cl
Sarı = Al . Bl . Cl
Kırmızı lamba
A B C Q
3 6 9 10
1 1 1 1 A.B.C
l
0 1 1 1 A .B.C
1 0 1 1 A . Bl . C
Kırmızı = A . B . C + Al . B . C + A . Bl . C
C . ( A . B + Al . B + A . Bl ) = C. ( A + B )
4. ENTEGRE DEVRELER
Lojik kapılar dijital sinyaller arasındaki sayısal ( mantıksal ) işlemleri yapmamızı sağlayan elektronik
elemanlardır. Her nekadar lojik kapıları semboller ile göstersekte gerçekte bu kapılar transistör , direnç
, diyot , küçük değerli kondansatör gibi elektronik devre elemanlarından oluşurlar ve entegre devre (IC-
integrated-circuit)olarak imal edilirler
Entegre devrelerin yapılarında kullanılan devre elemanlarına göre sınıflandırılması
1. RDL ( Resistor – Diode – Logic ) Direnç – Diod – Lojik

2. RTL ( Resistor – Transistor – Logic ) Direnç – Transistör – Lojik
3. DTL ( Diyote – Transistor – Logic ) Diod – Transistör – Lojik
4. HTL ( High – Threshold – Logic ) Yüksek Eşik Lojik
5. TTL ( Transistor – Transistor – Logic ) Transistör - Transistör – Lojik
6. ECL ( Emiter – Coupled – Logic ) Emitör Kuplajlı Lojik
7. MOS ( Metal – Oxide Semiconductor ) Metal Oksit Lojik
8. CMOS ( Complementary – MOS )
9. I2L ( İntegrated Injection Logic ) Entegreli İnjeksiyon Lojik
RDL(Resistor–Diode–Logic) RTL(Resistor–Transistor–Logic) TTL(Transistor–Transistor–Logic) CMOS(Complementary–MOS)
4.1. Entegre devre parametreleri

1- Yayılım gecikmesi ( Propagation delay ) : Bir lojik kapının girişindeki değişme ile çıkışındaki değişme
arasındaki süredir. Nanosaniye ( nsn ) olarak ifade edilir. Bu süre çok kısa bir zaman dilimini ifade etsede lojik
devrelerde kapıların birbirlerini sürdükleri düşünüldüğünde her kapı kendisinden önceki kapı veya kapıları
bekleyeceğinden bu süre toplamda artmaktadır. İyi bir entegrede bu sürenin olabildiğince kısa olması istenir.
2- Güç harcaması ( Power dissipation ) : Bir lojik kapının harcadığı güç miktarıdır ve mili wat ( mw ) olarak ifade
edilir. Bir lojik devrenin beslenmesinde kullanılan kapı sayısı ve buna karşılık gelen toplam güç miktarı göz önüne
alınmalıdır.
3- Çıkış kapasitesi ( Fan out ) : Bir lojik kapısının çıkışına bağlanabilecek aynı türden maksimum kapı sayısıdır.
Örneğin TTL bir kapının fan outu 10 ise o kapının çıkışına aynı TTL serisi kapıdan enfazla 10 tane bağlanabilir
daha fazla kapı bağlantısı için tampon kapıları kullanılmalıdır.
4- Gürültü bağışıklığı ( Noise magrin ) : Devrenin çalışmasına etki etmeyecek şekilde izin verilen gerilim
dalgalanmasıdır ve mili volt ( mV ) olarak ifade edilir. Endüktif yüklerden gelen elektrik parazit gerilimleri kapıların
doğru çalışmasını bozabilir.
5- Giriş kapasitesi ( Fan in ) : Bir lojik kapının girişine bağlanabilecek aynı türden kapı sayısı.
6- Besleme voltajı ( Power suppyl voltage ): Kapıların çalışabilmesi için kapı girişlerine ve kapıların bulunduğu
entegrelerelere verilmesi gereken gerilimdir. Volt ( V ) olarak ifade edilir
7- Pals firekansı ( Clock frequency ) : Kapı girişine uygulanabilecek en yüksek tetikleme palsi. MHz olarak ifade
edilir.
Günümüzde en çok kullanılan entegreler TTL ve CMOS serisi entegreler oldukları için bu entegreler hakkında
daha fazle detay verilecektir.
Schottky ( okunuşu = Şotki ) Jonksiyon noktası metal yarı iletkenle oluşturulmuştur bu sayede iletkenlikten
yalıtkanlığa geçiş süresi çok kısadır jonksiyonun eşik gerilimi yaklaşık 0.4 V dur
4.2. TTL ( Transistor – Transistor – Logic ) Transistör - Transistör – Lojik Entegreler

74XX ve 54XX serisi entegrelerdir. 54XX serisi -55oC ile 125oC arası çalışma sıcaklığına sahip iken 74XX serisi
0oC ile 70oC arası çalışma sıcaklığına sahipdir.
74XX – 54XX : Standart TTL

74LXX – 54LXX : Düşük güçlü TTL
74HXX – 54HXX : Yüksek güçlü TTL
74SXX – 54SXX : Schottky TTL
74LSXX – 54LSXX : Düşük güçlü schottky TTL
74ASXX – 54ASXX : Geliştirilmiş schottky TTL
74ALSXX – 54ALSXX : Düşük güçlü geliştirilmiş schottky TTL
TTL ailesi serisinde bulunsada CMOS altyapısı taşıyan entegreler

74CXX - 54CXX
74ACXX - 54ACXX
74ACTXX - 54ACTXX
74HCXX - 54HCXX
TTL entegreler için besleme gerilimi

5 V +/- %25
Özel durumlar
74CXX - 54CXX = 3-15 V
74HCXX - 54HCXX = 2-6 V
TTL entegreler için giriş gerilimi

Lojik 0 için 0.8 V dan küçük
Lojik 1 için 2 V dan büyük
TTL entegreler için çıkış gerilimi

Lojik 0 için en fazla 0.4 V
Lojik 1 için en az 2.7 V
4.3. CMOS ( Complementary – MOS ) Entegreler

40XX serisi entegrelerdir.
4.3. CMOS ( Complementary –

MOS ) Entegreler
40XX serisi entegrelerdir.
CMOS entegreler için besleme

gerilimi
3-18 V arası
Genel besleme gerilimi 12 V
CMOS entegreler için giriş gerilimi

Lojik 0 için 1.5 V dan küçük
Lojik 1 için 3.5 V dan büyük
CMOS entegreler için çıkış gerilimi

Lojik 0 için en fazla 0.05 V
Lojik 1 için en az 5 V
CMOS entegrelerin TTL entegreye göre avanytajları : Güç harcaması küçüktür, besleme gerilimi geniş bir banda
sahiptir, gürültü emniyet payı yüksektir.
CMOS entegrelerin TTL entegreye göre dezavanytajları : Gecikmesi fazladır,yüksek frekanslarda çalışması iyi
değildir.
Eğer bir kapıda kullanılmayan bir giriş varsa bu boş girişi lojik kapı 0 veya 1 olarak algılayabilir, bu ise istenmeyen
çalışmalara neden olabilir bu durumu engellemek için diğer kullanılan girişleri bozmayacak şekilde boş bacak 0
veya 1 seviyesine bağlanmalıdır. Ayrıca besleme yokken entegre girişlerine sinyal uygulanmamalıdır. CMOS
entegreler fet ve mosfet altyapılı olduklarından giriş empedansları yüksektir, elle dokunmalarda olabilecek statik
elektrik boşalmalarına dikkat edilmelidir.
4.4. Kapılarda schmitt triger özelliği

Schmitt triger kapısı garbe düzenleyici olarak kullanılır.
Girişine uygulanan palsdeki gürültü sinyallerini
düzenleyerek kare dalgaya dönüştürür. Normal kapılar
girişindeki gerilim Lojik 0 veya Lojik 1 gerilim seviyesine
gelir gelmez çıkış versede schmitt triger kapı girişine
uygulanan sinyalde oluşabilecek gürültüler için belirli bir
diferansiyel gerilim aralığında kararlılığını korur.
Schmitt trigerin diferansiyel çalıçma aralığı Normal kapılar, kapı girişlerindeki gerilim seviyelerine
göre 0 veya 1 olarak algılar.
-
4.5. Titreşim önleme devresi
Giriş sinyallerinin devreye uygulanması sırasında anahtar, röle
kontağı gibi mekanik temas noktalarında oluşacak titreşim
gürültü gerilimleri devrenin normal çalışımını bozucu etkiler
yaparak kararsızlığa götürebilir. Bu nedenle anahtarlama
elemanlarını devreye bağlanmadan önce Flip floplardan veya
Schmitt triger kapılardan oluşmuş balans önleme devreleri
kullanılır.
-
4.6. Dijital kapıların akım değerleri
Aşağıdaki verilen sayısal değerler katalog değerleri olup takribi değerlerdir.
IIH : Lojik kapının giriş uçlarından birine lojik 1 geldiğinde o girişin çekeceği maksimum akım. ( Input High )
IIL : Lojik kapının giriş uçlarından birine lojik 0 geldiğinde o girişin çekeceği maksimum akım. ( Input Low )
IOH : Lojik kapının çıkış ucu lojik 1 seviyesindeyken o çıkıştan çekilebilecek maksimum akım. ( Output High )
IOL : Lojik kapının çıkış ucu lojik 0 seviyesindeyken o çıkıştan çekilebilecek maksimum akım. ( Output Low )
Standart TTL CMOS

IIH : 40 μA IIH : 1 μA
IIL : 1,6 mA IIL : 1 μA
IOH : 400 μA IOH : 400 μA
IOL : 16 mA IOL : 400 μA
-
Yukarıdaki sayısal değerlerden görüleceği üzere lojik kapı çıkışlarından
alınabilecek akım oldukça küçük değerlerdedir. Lojik kapıların çıkışından
alınan akımın değerini arttırmak için açık kolektör ( open collektor )
dediğimiz özelliğe sahip entegre serileri üretilmektedir. Aşağıda prensip
devre üzerinde açık kolektör ( open collektor ) anlatılmıştır.
Yandaki prensip şekilde normal bir kapı çıkışı görülmektedir. İn girişinden

1 ( +V ) uygulandığında transistör kesime gidecek ve out çıkışı +V
potansiyelini R direnci üzerinden alarak 1 seviyesine yükselecektir. Fakat
out çıkışından çekilebilecek akım değeri R direnci tarafından sınırlandığı
için küçük değerlerde olacaktır.
-
Yandaki şekilde ise açık kolektör ( open collektor )

özelliğine sahip bir kapı çıkışı verilmiştir transistorün
kolektör ucu ile +V potansiyeli arasına bir yük
bağlandığında in girişinden +V potansiyeli uygulandığında
transistor iletime geçeçek ve yük üzerinde akım geçişi
olacaktır. Bu ise akım değerinin diğer kapılara göre daha
fazla olmasını sağlayacaktır.
TTL entegrelerden 7405 serisi açık kolektör özelliğine
sahiptir ve bu entegrenin IOH : 100 μA iken normal bir
entegre olan 7404 ün ise IOH : 20 μA dir .
Açık kolektör ( open collektor ) özelliğine sahip kapı
sembolleri aşağıda verilmiştir.
* OC
Elimizdeki 3 girişli ve kapısının 2 girişi kullanılmaktadır boşta kalan bacak nereye bağlanmalıdır.
Örnek 4-1
A) +V gerilimine bağlanmalıdır. B) Şaseye bağlanmalıdır. C) Boş bırakılmalıdır.

D) Diğer bacaklardan herhangi birine bağlanmalıdır. E) Çıkışa bağlanmalıdır.
-
Elimizdeki 4 girişli veya kapısının 2 girişi kullanılmaktadır boşta kalan bacaklar nereye
Örnek 4-2
bağlanmalıdır.
A) +V gerilimine bağlanmalıdır. B) Şaseye bağlanmalıdır. C) Boş bırakılmalıdır.

D) Diğer bacaklardan herhangi birine bağlanmalıdır. E) Çıkışa bağlanmalıdır.
5. MULRİVİBRATÖRLER
Dijital devrelerin ana elemanlarıdır. İşaret üretici (koredalga), zamanlayıcı (timmer) ve hafıza elemanı (memory
unıt) olarak kullanılırlar. Bundan sonra multivibratörleri MV harfleri ile temsil edeceğiz. MV leri üç grupta
inceleyebiliriz.
1- Serbest- kararsız (astable) MV
2- Tek kararlı (monostable) MV
3- İki kararlı (bistable) MV
5.1. Astable MV
Dışarıdan herhangi bir tetikleme sinyaline ihtiyaç duymadan
zamanlama elemanlarına bağlı zaman periyotlarında konum
değiştiren devre elemanıdır. Devre simetrik ve Rc1 = Rc2 , R1 =
R2 , C1 = C2 , T1 = T2 eşitliği olsa da, pratikte elemanlar
muhakkak töleransları nispetinde farklı olacaklar ve devreye
gerilim verildiğinde transistörlerden biri iletimde diğeri kesimde
olacaktır. Devrenin periyodik çalışması f = 1/(1.4.R.C)
frekansında dışarıdan herhangi bir müdahaleye gerek
duymadan devam edecektir.
Q 0
1
l
Q 0
5.2. Monostable MV
Girişine bir tetikleme sinyali uygulandığında konum değiştiren ve bu
konumunu zamanlama elemanına bağlı olarak sürdürüp süre sonunda
eski konumuna dönen devre elemanıdır.
Q 0
T 0
5.3. Bistable MV
Dışarıdan uygulanan her tetikleme sinyali ile
konum değiştiren devre elemanıdır. Bistable 1
MV’ler dijital elektronikte temel devrelerden Q
biridir. Önümüzdeki derslerden itibaren 0
anlatılacak olan sayıcılar hafıza devreleri,
kaydediciler bistable MV ile yapılmaktadır ve 1
Filip-Flop olarak adlandırılarak FF harfleri ile T
temsil edilecektir. 0
1
l
Q 0
1
l
T 0
6. Filip-Floplar
1 bitlik hafıza elemanlarıdır. Dijital devrelerde sayıcı, kaydedici, zamanlayıcı gibi birçok kullanım yerleri vardır.
Başlıca FF türleri
1– RS FF
2– JK FF
3– D FF
4– T FF
! FF lerin doğruluk tablolarında yasak konum olarak belirtilen durumlar Q ve Ql Sinyallerinin birbirilerine eşit olduğu
durumlardır ( Q = Ql ) pratikte karşılaşılan bu durum teoride boolen cebrine aykırı olduğundan ( Hiçbir zaman bir
sinyalin değili kendisine eşit olamaz ) yasak konun olarak değerlendirilmiştir.
6.1. RS FF
Nor Kapıları ile yapılan RS FF
S R Q Ql
0 0 Q Ql Değişme yok
0 1 0 1
1 0 1 0
1 1 0 0 Yasak konum
Devre şeması Sembolü Doğruluk tablosu
Nand Kapıları ile yapılan RS FF

Sl Rl Q Ql
0 0 1 1 Yasak konum
0 1 0 1
1 0 1 0
Tetiklemeli RS FF
CLK S R Q Ql
0 0 0 1 0 CLK = 0 olduğu sürece S ve

R sinyalleri değişsede
0 1 0 1 0 çıkışlar aynı konumlarını
koruyorlar, yani CLK = 0 iken
0 0 1 1 0 FF aktif değildir.
0 1 1 1 0
veya
1 0 0 1 0 Değişme yok
1 0 1 0 1
1 1 0 1 0
1 1 1 0 0 Yasak konum
! Yukarıda verilen doğruluk tablosunda ilgili giriş

sinyalleri yukarıdan aşağıya doğru sıra izlenerek
verilmişlerdir.
Devre şeması
Sembolü Doğruluk tablosu

-
Doğruluk tablolarında Clock ( CLK ) sinyali için verilen 1

durumları sinyalin 0 dan 1 seviyesine yükseldiğini ifade
eder. FF lerdeki değişim Clock ( CLK ) sinyalinin 1 de
kaldığı sürede değil sinyalin 0 dan 1 seviyesine yükseldiğini
anda olmaktadır. Buna yükselen kenarda tetikleme
denmektedir.
Doğruluk tablolarında X ile gösterilen kısımlar oradaki
sinyal her ne olursa olsun anlamındadır ( sinyalin 1 veya 0
olması fark etmez ), ayrıca H lojik 0 ı ve L lojik 1 i temsil
eder.
-
CLK
PRE CLR C S R Q Ql PRE CLR C S R Q Ql

1 0 X X X 1 0 Preset ( PRE) çıkışı setledi 0 1 X X X 1 0 Preset ( PRE) çıkışı setledi
0 1 X X X 0 1 Clear ( CLR ) çıkışı resetledi 1 0 X X X 0 1 Clear ( CLR ) çıkışı resetledi
1 1 X X X 1 1 Yasak konum 0 0 X X X 1 1 Yasak konum
6.2. JK FF
RS FF nin geliştirilmiş halidir ve JK FF de yasak konum önlenmiştir.
Devre şeması
CLK J K Q Ql
1 0 0 Q Ql Değişme yok
1 0 1 0 1
1 1 0 1 0
Sembolü
1 1 1 0 1 Bir önceki çıkışların tersi olur
“
Doğruluk tablosu
! Eğer CLK girişinin değili alınmış ise JK FF nin aktif

olabilmesi için CLK girişinden verilmesi gereken sinyal 0
dır
-
CLK girişi değillenmiş
PRE CLR C J K Q Ql PRE CLR C J K Q Ql

1 0 X X X 1 0 Preset ( PRE) çıkışı setledi 0 1 X X X 1 0 Preset ( PRE) çıkışı setledi
0 1 X X X 0 1 Clear ( CLR ) çıkışı resetledi 1 0 X X X 0 1 Clear ( CLR ) çıkışı resetledi
1 1 X X X 1 1 Yasak konum 0 0 X X X 1 1 Yasak konum
-Toogle mod : Her clock sinyalinde çıkışların değilleri ile

konum değiştirmesi
JK FF nin doğruluk tablosu incelenecek olursa

CLK = 1 , J = 1 , K = 1
iken çıkışlar bir önceki konumun tersi olduğu
görülmektedir yani toogle moda çalışmakta idi. Eğer J ve
K uçları 1 seviyesive bağlanacak olursa clock sinyalinin ilk
yükselen kenarında çıkışlar konum değiştirecek, clock
sinyali 0 iken çıkışlar konumunu koruyacak ve daha sonra
gelen clock sinyalinin yükselen kenarında çıkışlar tekrar
konum değiştirecektir
6.3. D ( Data ) FF
RS FF lerden oluşturulmuştur. R girişinin önüne değil kapısı konularak S girişi ile bağlanmıştır bu sayede S ve R
girişlerinin aynı anda 1 olması ( yasak konum ) engellenmiştir. D ortak girişinden clock sinyali varken verilen sinyal
bir sonraki clock sinyaline kadar saklanmaktadır. Bu sayede tek girişli bir hafıza devresi oluşturulmuştur.
D CLK Q Ql
0 1 0 1
1 1 1 0
-
CLK
6.4. T ( Toogle ) FF
RS FF lerden oluşturulmuştur. T girişine uygulanan her yükselen kenar palsde çıkışları konum değiştirmektedir
T CLK Q Ql
1 1 Ql Q Toogle mod
CLK
Aşağıdaki lojik devrede A ve B nin alacağı değerlere göre Q çıkışını bulunuz.

! Yandaki doğruluk tablosunda FF ye uygulanan sinyaller yukarıdan aşağıya doğru sıra takip edilerek verilmiştir.
A B R S Q
Örnek 5-1
0 0
0 1
1 0
1 1
A B S R CK Q
Örnek 5-2
0 0
0 1
1 0
1 1
A B S R CK Q
Örnek 5-3
0 0
0 1
1 0
1 1
A B C S R CK Q
Örnek 5-4
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A B J K Q
Örnek 5-5
0 0
0 1
1 0
1 1
A B J K CK Q
Örnek 5-6
0 0
0 1
1 0
1 1
A B J K CK Q
Örnek 5-7
0 0
0 1
1 0
1 1
A B C J K CK Q
Örnek 5-8
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A B C D S R CK PRS CLR Q
Örnek 5-9
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
A B C D J K CK PRS CLR Q
Örnek 5-10
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
7. SAYICILAR ( COUNTERS )
Giriş darbelerine bağlı olarak, belirli bir durum dizisini tekrarlayan lojik devrelere sayıcı denir. Sayıcılar FF lerin ard
arda uygun şekilde bağlanmaları ile elde edilir. Ayrıca sayıcılara uygulanan clock girişlerinin sabit zaman aralıkları
ile verilmesi ile zamanlayıcı devreler oluşur. Sayıcılar temelde clock darbeleri farklı zamanlı Asenkron ve eş
zamanlı Senkrol sayıcı olarak ikiye ayrılır.
Clock sinyallerinin düşen veya yükselen kenarda tetiklenmesi:
-FF lerin clock girişleri yükselen kenar tetiklemeli ( Positive

CLK
Edge-Triggered ) olarak çalışırlar yandaki grafik incelenecek
olursa clock girişinin ( CLK ) her yükselen kenarında Q1
çıkışıda konum değiştirmiştir. Fakat clock girişinde sinyalin
değili alınacak olursa ( CLKl ) bu sefer FF değillenmiş Q1
sinyalin yükselen kenarında Q2 konum değiştirecektir. FF ye
l
konum değiştiren değillenmiş clock sinyalinin ( CLK )
yükselen kenarı asıl clock sinyalinin ( CLK ) düşen kenarı ile
aynı seviyededir. Bu durumda ise FF düşen kenarda CLKl
tetiklenmiş olacaktır ( Negative Edge-Triggered ).
Her ne kadar bizim doğruluk tablolarımızda sizlerin kafasını
karıştırmamak için kenar tetikleme dikkate alınmadan clock
sinyali 0 ve 1 seviyelerinde gösterilse de asıl olan ve Q1
katologlarda geçen gösterim şekli aşağıda verilmiştir.
Yükselen Kenar Tetikleme ( Positive Edge-Triggered )
↑ Sembollerinden biri ile
Düşen Kenar Tetikleme ( Negative Edge-Triggered )
↓ Sembollerinden biri ile gösterilir Normal clock girişiDeğillenmiş clock girişi
Aynı şekilde sayıcılarda da bir FF nin girişi kendisinden
önceki FF nin Q çıkışının yerine Ql çıkışı ile sürülmesi FF
nin Q nun düşen kenarında tetiklenmesine neden olacaktır.
Her ne kadar bir çok FF kenar tetiklemeli olarak çalışsa da bazı FF ler clock sinyalinin yükselen veya düşen
kenarına bakmaksızın clock sinyalinin o an 0 veya 1 olmasına göre çıkış verirler. Yüzey tetiklemeli FF veya latch
olarak adlandırılırlar.
CLK
J ve K
Yükselen Kenar Tetiklemeli Q ↑
Düşen kenar tetiklemeli Q ↓
Yüzey Tetiklemeli(latch) Q
Yukarıdaki grafiklerde JK FF nin kenar ( yükselen ve düşen ) tetiklemeli ve yüzey tetiklemeli (latch) olması
durumlarında Q çıkışındaki değişme görülmektedir.
! JK FF lerde J ve K = 1 olduğunda Toggle çalıştığını hatırlayınız.
7.1. Asenkron Sayıcılar

Asenkron sayıcılar bazı kaynaklarda dalgalı sayıcı ( ripple counter ) veya seri sayıcı ( serial counter ) olarak
adlandırılır. Bu sayıcılarda bir FF nin çıkışı onu takip eden FF nin girişini sürmektedir. Sayıcının değeri kullanılan
FF nin sayısına bağlıdır ve 2n ile bulunur 4 FF den oluşmuş bir sayıc 2n = 16 , Mod 16 saıcıdır ve 0….15 e kadar
sayma yapmaktadır.
7.1. 1. Asenkron Yukarı Sayıcı
Mod 16 - 4 bit asenkron yukarı sayıcı ( CLKl ile sürülmüş )
Mod 16 - 4 bit asenkron yukarı sayıcı ( Ql ile sürülmüş )
7.1. 2. Asenkron Aşağı Sayıcı

Yukarı sayıcıdan tek farkı çıkış uçlarının Q lar yerine den Ql alınmış olmasıdır.
Mod 16 - 4 bit asenkron aşağı sayıcı
Yukarı ve Aşağı sayıcı çıkışlarının karşılaştırılması
Sayıcı çıkışları bir kod çözücü devreye verilerek elde edilen çıkış gerekli yerlerde kullanılabilmektedir.
Asenkron saıyıcıların dez avantajları :

Asenkron sayıcılarda FF lerin bir sonraki FF yi sürmesinden dolayı her
FF deki giriş ve çıkışları arasındaki yayılım gecikmesi ( Propagation
delay ) bir sonraki FF nin daha geç sürülmesine neden olmakta ve hızlı
sayım gerektiren devrelerde sorunlar ortaya çıkarmaktadır.
7.2. Senkron Sayıcılar

Asenkron sayıcılardaki zaman gecikmesi dezavantajını ortadan kaldırmak için senkron sayıcılar geliştirilmiştir.
Senkron sayıcılarda FF lere uygulanan clock girişi ortak olup bütün FF lere aynı anda uygulanmaktadır.
7.2.1 Senkron Yukarı Sayıcı
Mod 16 - 4 bit senkron yukarı sayıcı
7.2.2 Senkron Aşağı Sayıcı
Mod 16 - 4 bit senkron aşağı sayıcı
Mod 16 - 4 bit senkron aşağı / yukarı sayıcı
Sayıcıların kullanım alanları
Sayısıların kullanım alanları
D FF ler ile Mod 5 sayıcı tasarlayınız.

Örnek 7-1
Mod 5 sayıcı 0 dan 4 e kadar sayan sayıcıdır. Sayıcı çıkışına 5 verdiği anda A B C
FF lerin clear ( CLR ) uçlarına sinyal uygulanarak FF çıkışları resetlenir. 0 0 0 = 0
Resetleme işlemi bir ve kapısı aracılığı ile CLR uçlarına lojik 1 verilmesi ile 0 0 1 = 1
sağlanır. Şayet CLR uçları değillenmiş ise resetleme bu sefer vedeğil kapısı 0 1 0 = 2
aracılığı ile sağlanır. Bizim örneğimizde CLR uçları değillenmişdir 0 1 1 = 3
Yandaki tablo incelendiğinde 5 sayısına karşılık gelen ikili sayı 101 dır lojik 1 0 0 = 4
devre tasarımından hatırlarsanız bunu sağlayan lojik ifade A Bl C idi fakat bu 1 0 1 = 5
seferlik vedeğil kapısının girişine sadece A ve C basamaklarını vermemiz
yeterli olacaktır çünkü 5 den önce hiçbir sayıda A ve C aynı anda 1
olmamaktadır.
JK FF ler ile Mod 10 sayıcı tasarlayınız. A B C D

Örnek 7-2
10 a karşılık gelen binary sayı 1010 dır lojik ifadesi ise A Bl C Dl 0 0 0 0 = 0

dir fakat A ve C 10 dan önce aynı anda 1 olmadıkların için ve 0 0 0 1 = 1
kapısına sadece A ve C sinyallerini vermemiz yeterli olacaktır. 0 0 1 0 = 2
Aslında yukarı sayıcılarda sadece 1 olması gereken basamakları 0 0 1 1 = 3
ve/vedeğil kapısına vermemiz yeterli olacaktır. Ancak bu mantık 0 1 0 0 = 4
aşağı sayıcılarda geçerli değildir. 0 1 0 1 = 5
0 1 1 0 = 6
0 1 1 1 = 7
1 0 0 0 = 8
1 0 0 1 = 9
1 0 1 0 = 10
8. Diğer Lojik Devreler
8.1. Kod Çözücü Devreler ( Decoder )

Girişindeki binary bilgiye göre çıkışlarından bir yada birkaçını aktif yapan devrelerdir.
8.1.1. 2 girişli 4 çıkışlı kod çözücü
Girişler Çıkışlar
1 2 3 4
A B AIBI AI B A BI A B
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 0 0 0 0 1
Devre Şeması Doğruluk Tablosu
8.1.2. BCD girişli 7 çıkışlı kod çözücü
Girişindeki BCD koda göre 7 segment displaylerin

sürülmesinde kullanılan devrelerdir.
7446 ve 7447 entegreleri negatif çıkışlı olup ortak anodlu
displayleri sürmekte kullanılırken 7448 ve 4511 entegreleri
pozitif çıkışlı olup ortak katodlu displayleri sürmekte
kullanılır.
7 segment displayler hakkında bilgi.
Ortak katodlu ( - ) display
Ortak anodlu ( + ) display
Ortak katodlu ( - ) displaylerde yanmasını istediğimiz segmente +V ( lojik 1 ) Ortak anodlu ( + ) displaylerde ise
şase gerilimi ( lojik 0 ) verilmelidir. Displaylerin çalışma gerilimi displaylerin katolog bilgisi olup genelde 1,5 -2 volt
civarındadır bu nedenle TTL veya CMOS entegrelerle displaylerin sürülmesi sırasında her bir segment için ön
direnç kullanılmalıdır.
0 1 2 3 4 5 6 7 8 9
7 segment displayin bacaklarının bulunması:
1,5 V luk DC gerilimin uçlarından birini displayin bacaklarından herhangi birine bağlayınız diğer ucu diğer
bacaklara sıra ile gezdiriniz şayet segmentlerden hiçbiri yanmazsa uçları değiştirerek tekrarlayınız gezdirme
sırasında segmentin yandığı bacak ortak uçtur ve o uca dokundurduğunuz kaynağın polaritesine göre ortak anod
veya katod olduğu bulunur. Bu bacağı sabit bırakarak kaynağın öbür ucunu diğer bacaklarda gezdiriniz ve hangi
bacağın hangi segmente ait olduğunu bulunuz.
! 5 V luk kaynakla bu deyi yaparken 330Ω luk ön direnç kullanmayı unutmayınız
a Inputs Outputs
(MSB) A b A B C D a b c d e f g
BCD -to- c 0 0 0 0 0 1 1 1 1 1 1 0
B 7-segment 1 0 0 0 1 0 1 1 0 0 0 0
d
C decoder e 2 0 0 1 0 1 1 0 1 1 0 1
f 3 0 0 1 1 1 1 1 1 0 0 1
D g 4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
BCD girişli 7 çıkışlı kod çözücünün doğruluk 6 0 1 1 0 1 0 1 1 1 1 1
tablosu 7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 0 0 1 1
8.2. Kodlayıcı Devreler ( Encoder )

Klasik şekildeki bilgileri dijital devrelerin işlem yapabileceği şekle dönüştüren devrelerdir ( Decoderin tersi işlem
yapar )
8.2.1. 2 bitlik kodlayıcı
Girişler Çıkışlar Onlu sayı

3 2 1 0 B A
0 0 0 0 0 0 0
0 0 1 0 0 1 1
0 1 0 0 1 0 2
1 0 0 0 1 1 3
8.3. Aritmetik İşlem Devreleri
8.3.1. Toplayıcılar
Binary sayılar arasında toplma işlemi yapan devrelerdir.
8.3.1.1. Yarım Toplayıcı
Adres Data
A B Cout Σ
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
Devre Şeması Sembolü Doğruluk Tablosu

Örnek 8-1
Yarım toplayıcıyı anahtarlama elemanları ile

oluşturunuz.
-
8.4. Karşılaştırıcılar
Girişlerindeki 2 sayıyı büyük, küçük ve eşitlik yönünden karşılaştıran devrelerdir
Girişler Çıkışlar
A B A>B A=B A<B
0 0 0 1 0
1 0 1 0 0
0 1 0 0 1
1 1 0 1 0

-
9. Lojik Kapılarla Kumanda Devrelerinin Oluşturulması
9.1. Set ve Reset Devreleri

Set veya Reset öncelik : Bir sistemde set ve Reset butonlarına aynı anda basıldığında ( sinyalleri aynı anda
verildiğinde ) sistem duruyorsa reset öncelikli, çalışıyorsa set öncelikli devredir.
Set öncelikli devre Reset öncelikli devre
Set öncelikli devrenin lojik kapılarla oluşturulması
Reset öncelikli devrenin lojik kapılarla oluşturulması
Reset öncelikli devrenin lojik kapılarla oluşturulması ( Tek yollu butonla )
Set öncelikli devrenin lojik ifadesi :

Q = Set+Q.ResetI
Reset öncelikli devrenin lojik ifadesi :

Q = (Set+Q).ResetI
RS FF ile Set Reset devresi
9.2 Yasaklama Devresi
Yasaklama devresinin lojik kapılarla oluşturulması
Yasaklama devresinin lojik ifadesi

Q= A.BI
9.3. Kilitleme Devresi
Kilitleme devresinin lojik kapılarla oluşturulması

Yasaklama devresinin lojik ifadesi
M1= S1.M2I M2= S2.M1I
9.4. İleri geri motor çalıştırma devresi
9.5. Zamanlayıcılar
DENEYLER
Deney No : 1 VE KAPISI UYGULAMALARI - 7408

Deney No : 2 VEYA KAPISI UYGULAMALARI – 7432
Deney No : 3 DEĞİL KAPISI UYGULAMALARI - 7404
Deney No : 4 VEDEĞİL KAPISI UYGULAMALARI - 7400
Deney No : 5 VEYADEĞİL KAPISI UYGULAMALARI - 7402
Deney No : 6 ÖZEL VEYA KAPISI UYGULAMALARI - 7486
Deney No : 7 DİSPLAY UYGULAMALARI – CQY91A
Deney No : 8 KOD ÇÖZÜCÜ UYGULAMALARI - 7447
DENEYLERDE KULLANILACAK ELEMANLAR
Kullanılan El Aletleri
Yan keski, İnce uçlu tornavida, … 0,35 mm2 iletken ( Zil teli ), 5V DC Güçkaynağı
-Avometre
Avometrenin ampermetre ve voltmetre kademelerinde ölçüm

yaparken dikkatli olunuz. Ampermetre kademesinde yapacağınızı
gerilim ölçümleri Avometrenin kısa devre olmasına neden
olacağından cihaza zarar verecektir.
Anolog Avometre Dijital Avometre
Elektronik elemanlar
Direnç :
Analog ölçü aletleri ile direnç ölçümünde ohm
kademesinde 0 ayarı yapmayı.
Dijital ölçü aletleri ile ölçümde ilgili direnç kademesinde
ölçmeyi unutmayınız
Birimler arası dönüşüm

1 KΩ = 1 000 Ω
1 MΩ = 1 000KΩ = 1000 000 Ω
Standart Direnç Değerleri

Ohm Kilohm Megohm
(W) (kW) (MW)
0.10 1.0 10 100 1000 10 100 1.0 10.0
0.11 1.1 11 110 1100 11 110 1.1 11.0
0.12 1.2 12 120 1200 12 120 1.2 12.0
0.13 1.3 13 130 1300 13 130 1.3 13.0
0.15 1.5 15 150 1500 15 150 1.5 15.0
0.16 1.6 16 160 1600 16 160 1.6 16.0
0.18 1.8 18 180 1800 18 180 1.8 18.0
0.20 2.0 20 200 2000 20 200 2.0 20.0
0.22 2.2 22 220 2200 22 220 2.2 22.0
0.24 2.4 24 240 2400 24 240 2.4
0.27 2.7 27 270 2700 27 270 2.7
Güçlerine göre direnç şekilleri 0.30 3.0 30 300 3000 30 300 3.0
0.33 3.3 33 330 3300 33 330 3.3
Renk Sayı Çarpan Tölerans 0.36 3.6 36 360 3600 36 360 3.6
Siyah 0 1Ω 0.39 3.9 39 390 3900 39 390 3.9
Kahve rengi 1 10 Ω +/- % 1 0.43 4.3 43 430 4300 43 430 4.3
Kırmızı 2 100 Ω +/- % 2 0.47 4.7 47 470 4700 47 470 4.7
Turuncu 3 1 KΩ 0.51 5.1 51 510 5100 51 510 5.1
Sarı 4 10 KΩ 0.56 5.6 56 560 5600 56 560 5.6
Yeşil 5 100 KΩ +/- % 0,5 0.62 6.2 62 620 6200 62 620 6.2
Mavi 6 1 MΩ +/- % 0,25 0.68 6.8 68 680 6800 68 680 6.8
Mor 7 10 MΩ +/- % 0,1 0.75 7.5 75 750 7500 75 750 7.5
Gri 8 100 MΩ +/- % 0,05 0.82 8.2 82 820 8200 82 820 8.2
Beyaz 9 1 GΩ 0.91 9.1 91 910 9100 91 910 9.1
Altın +/- % 5
Gümüş +/- % 10 Renk dizilimi :
Renksiz +/- % 20
4 bantlı direnç
Sayı - Sayı - Çarpan – Tölerans
5 bantlı direnç
Sayı - Sayı - Sayı - Çarpan – Tölerans
-
Kondansatör:
Birimler arası dönüşüm

1 μF = 1 000 nF
1 μF = 1 000 000 pF
1 nF = 1 000 pF
Kutupsuz kondansatörlerin okunmasına ait örnekler. Kutupsuz kondansatörler

p68 : 0,68 pF
5p6 : 5,6 pF
68p : 68 pF
1n8 : 1,8 nF
470n : 470nF : 0,47 μF
n22 : 0.22 nF : 220 pF
621 : 620 pF
102 : 1000 pF : 1nF
393 : 39000 pF : 39 nF
.033 / 20% / 100- : 0,033 μF +/- 20% 100V D.C. Kutuplu kondansatörler
* Kutuplu ( Elektrolitik ) kondansatörlerin bağlantısında yönlerine dikkat ediniz

-
Led
Ledlerin gerilimleri: Çalışma akımları : 10 – 20 mA
Kırmızı Led : 1,5 – 1,6 V
Turuncu Led : 1,7 V Bu değerlerin üzerindeki gerilimlerde
Sarı Led : 1,8 V çalışacak ledlere ön direnç bağlanmalıdır.
Yeşil Led : 2,2 – 2,4 V
Örnek hesaplama:
TTL entegrelerin çıkışına bağlanacak ledin ön direncini hesaplayınız.
TTL entegre çıkışında 5V olacaktır
U R = 5 – 1,5 = 3,5
R = 3,5 / 0,015 = 233 Ω standart olarak 220 Ω luk direnç kullanılabilir
Direnç gücünün hesabı :
Direnç akımı = 3,5 / 220 = 0,016 A
Direnç Gücü = 0,016 x 3,5 = 0,056 W…… ¼ W lık direnç uygundur.
Devre gerilimi büyüdükçe ihtiyaç duyulan direncin gücüde artmaktadır direnç gücünü de
hesaplayarak ¼, ½, 1 veya 2 W lık dirençlerden uygun olanını seçiniz.
A K
!!! Dikkat : Ledleri denemek için 5 V luk kaynağa direk bağlamayınız. Bağladığınız
taktirde ledler yüksek gerilimden bozulacaklardır.
* Deneylerde giriş sinyalleri için kırmızı, çıkış sinyalleri için yeşil led kullanınız.
-
Diyodların bacak yönleri

-
Entegreler
Entegreye yukarıdan bakıldığında işaret sola gelecek şekilde
tutulduğunda entegrelerin bacaklarının sırası yandaki şekilde
verildiği gibidir ( Herhangi bir basım hatası yoksa entegre
yazıları okunacak şekilde tutulmuştur. ) Deneylerde ekseriyetle
kullanılacak entegreler :74XX, 54XX, 74LXX, 54LXX , 74HXX,
54HXX, 74SXX, 54SXX, 74LSXX, 54LSXX, 74ASXX, 54ASXX
, 74ALSXX, 54ALSXX, 74CXX, 54CXX, 74ACXX, 54ACXX,
74ACTXX, 54ACTXX, 74HCXX, 54HCXX ve 40XX serileridir
okunması sırasında isimlerinin önünde verilen fabrika kotları
sizi yanıltmasın. Entegrelerin takılıp çıkarılması sırasında bord
kullanım talimatlarında anlatılan kurallara uyunuz.
Deney Bordu
Üzerinde delikler bulunan plastikten yapılmış düz tabakadır. Entegre, transistör, direnç gibi elektronik elemanların
bacakları boşluklara yerleştirilerek deliklerin altındaki dikey ve yatay metal hatlarla diğer elemanlarla bağlantı
yapılır. Bu sayede tasarı ve deneyi yapılacak devreler lehimlenmeden ve klamens bağlantısı yapılmadan kolayca
denenebilir. Bordun ortasındaki 5 erli delikler aşağıdan birleştirilmiştir. Bordun üst ve altındaki düz hatlar ise bordun
yarısına kadar tek sıra halinde aşağıdan birleştirilmiştir.
Bordun iç yapısı Bordun dış görüntüsü

-
Dikey hatlar alttan bağlantılı ( Direnç = 0 ) Yan yana hatlar birbirinden yalıtılmış ( Direnç = ∞ )
-
Doğru bağlantı Yanlış bağlantı ( Kısa devre ) Yanlış bağlantı ( Kısa devre )
-
Bord kullanımında dikkat edilecek noktalar :
- Bord deliklerine uygun iletken kullanınız 0,35 mm2 ( zil teli ) daha ince iletken temassızlığa, kalın iletken ise
bordun içerisindeki konnektörleri gevşemesine neden olacaktır
- Borda takacağınız kablo uçlarını ne çok kısa nede bordun üst kısmında diğer iletkenler değecek şekilde fazla
açınız.
- Yankeski ile iletkenlerin ucunu açarken çok fazla bastırmayınız zedeleyeceğiniz iletken uçları sallantı ile kırılarak
bord içerisinde kalmasına neden olabilirsiniz.
Doğru Yanlış
-
- Borda takacağınız elemanların
bacaklarının dik ve ara genişliklerinin
borda uygun olmasına dikkat ediniz
Doğru Yanlış Yanlış

-
- Bordun üst ve alt kısmında bulunan hatlara +

ve – gerilim vererek devre için gerekli
beslemeleri sağlayınız
- Entegre ve displayleri bordun ortasına iki
yarıya da gelecek şekilde yerleştiriniz ve
bacaklarda bükülme olup olmadığını kontrol
ediniz.
- Entegre ve displaylerin sökümünü
ortasından ince ağızlı tornavida takarak
kaldırmak sureti ile veya cımbız yardımı ile
yapınız. Kesinlikle elinizle zorlamayınız.
- Bağlantılarınızda renkli iletken kullanmaya çalışınız örneğin + için kırmızı – için mavi diğer bağlantılar için siyah
…. Vb.
- Devre kurulurken ve sökümü sırasında gerilim uygulamayınız
- Devreye gerilim uyguladıktan sonra parmaklarınızla devre elemanlarında ısınma olup olmadığını kontrol ediniz.
- Eğer bir kapıda kullanılmayan bir giriş varsa bu boş girişi lojik kapı 0 veya 1 olarak algılayabilir, bu ise istenmeyen
çalışmalara neden olabilir bu durumu engellemek için diğer kullanılan girişleri bozmayacak şekilde boş bacak 0
veya 1 seviyesine bağlanmalıdır. Örneğin 3 girişli bir ve kapısının 2 girişi kullanılıyorsa kullanılmayan 3. bacak +V
ye. Eğer bu kapı veya kapısı ise şase gerilimine bağlanmalıdır. Ayrıca FF lerin preset ve clear girişleri de ilgili
gerilime bağlamalıdır.
- Besleme yokken entegre girişlerine sinyal uygulanmamalıdır.
- CMOS entegreler fet ve mosfet altyapılı olduklarından giriş empedansları yüksektir, elle dokunmalarda olabilecek
statik elektrik boşalmalarına dikkat edilmelidir.
- Ledlerin ve kutuplu kondansatörlerin bacak boyları birbirinden farklıdır borda takmadan önce yankeski ile keserek
bacak boylarını eşitleyiniz.
Bord üzerinde örnek devre
Deneyin Adı : VE KAPISI UYGULAMALARI - 7408 Deney No : 1

Kullanılan elemanlar
7408 Entegre 1 adet 220Ω Direnç 5 adet Kırmızı Led 3 adet Yeşil Led 2 adet
-
1- İki girişli VE kapısı devresi

1.1. 2 girişli VE kapısının lojik ifadesini yazınız. A B Q
1.2. Aşağıdaki devreyi kurarak doğruluk tablosunu çıkarınız.
0 0
0 1
1 0
1 1
Q=
2- 3 girişli VE kapısı devresi

2.1. Aşağıdaki devreyi kurarak doğruluk tablosunu çıkarınız. A B C Q
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
2.2. 3 girişli VE kapısının lojik

ifadesini yazınız ve aşağıdaki
kapının doğruluk tablosu ile
yukarıda bulmuş olduğunuz
doğruluk tablolarını karşılaştırıp
aynı olup olmadıklarını belirtiniz.
Öğrencinin Öğretmen Değerlendirme :

Adı Soyadı : Mehmet TOSUNER
Sınıf / no :
Deneyin Adı : VEYA KAPISI UYGULAMALARI – 7432 Deney No : 2

-
1- İki girişli VEYA kapısı devresi

1.1. 2 girişli VEYA kapısının lojik ifadesini yazınız. A B Q
0 0
0 1
1 0
1 1
Q=
2- 3 girişli VEYA kapısı devresi

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
2.2. 3 girişli VEYA kapısının lojik

ifadesini yazınız ve aşağıdaki

Sınıf / no :
Deneyin Adı : DEĞİL KAPISI UYGULAMALARI - 7404 Deney No : 3

-
1- Değil kapısı devresi

1.1. Değil kapısının lojik ifadesini yazınız. A Q
0
0
1
1
Q=
1.3. Aşağıdaki devreyi kurarak doğruluk tablosunu çıkarınız. A Q F

0
0
0
0
1
1
1
1

Sınıf / no :
-Deneyin Adı : VEDEĞİL KAPISI UYGULAMALARI - 7400 Deney No : 4

-
1- İki girişli VEDEĞİL kapısı devresi

1.1. 2 girişli VEYADEĞİL kapısının lojik ifadesini yazınız. A B Q
0 0
0 1
1 0
1 1
Q=
2- 3 girişli VEDEĞİL kapısı devresi

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
2.2. 3 girişli VEDEĞİL kapısının

lojik ifadesini yazınız ve aşağıdaki

Sınıf / no :
Deneyin Adı : VEYADEĞİL KAPISI UYGULAMALARI - 7402 Deney No : 5

-
1- İki girişli VEYADEĞİL kapısı devresi

1.1. 2 girişli VEYADEĞİL kapısının lojik ifadesini yazınız. A B Q
0 0
0 1
1 0
1 1
Q=
2- 3 girişli VEYADEĞİL kapısı devresi

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
2.2. 3 girişli VEYADEĞİL kapısının

lojik ifadesini yazınız ve aşağıdaki

Sınıf / no :
Deneyin Adı : ÖZEL VEYA KAPISI UYGULAMALARI - 7486 Deney No : 6

-
1- İki girişli VEYA kapısı devresi

1.1. 2 girişli ÖZELVEYA kapısının lojik ifadesini yazınız. A B Q
0 0
0 1
1 0
1 1
Q=

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Sınıf / no :
Deneyin Adı : DİSPLAY UYGULAMALARI – CQY91A Deney No : 7

CQY91A Display 330Ω Direnç 8 adet
-
1- CQY91A Displayin 3 veya 8 nolu bacağını 5V luk
- polaritede yanan segment

DC kaynağın + polaritesine bağlayınız. Kaynağın
Displayin bacak numarası

– ucuna 330Ω luk direnç bağlayarak displayin diğer
bacaklarına gezdiriniz ve hangi bacağın hangi
segmenti yaktığını yandaki tabloya işaretleyiniz.
Hazırlamış olduğunuz tablonun doğruluğunu aşağıda
verilen şekille karşılaştırınız.
2- 0 dan 9 a kadar olan sayıları displayda

oluşturunuz.
Sayı a b c d e f g
0 L L L L L L L 1
1 L L L 2
2 L L L L L 4
3 L L L L L
5
4 L L L L
6
5 L L L L L
7
6 L L L L L L
7 L L L 9
8 L L L L L L L 10
9 L L L L L ! Anahtarlama elemanları olan yerlerde display
bacaklarını iletken ile ya şaseye bağlayacaksınız yada
boş bırakacaksınız.

Sınıf / no :
Deneyin Adı : KOD ÇÖZÜCÜ UYGULAMALARI - 7447 Deney No : 8

7447 Entegre 1 adet 3300Ω Direnç 14 adet Kırmızı Led 4 adet Sarı Led 3 adet Yeşil Led 7 adet CQY91A display 1 adet
-
1- 7447 entegresinin 16, 3, 4, 5 nolu bacaklarını +5V a ve 8 nolu bacağını şaseye bağlayarak girişlerine
aşağıda doğruluk tablosunda verilen lojik seviyeleri uygulayınız ve elde ettiğiniz çıkışları doğruluk tablosuna
yazınız.
! Çıkış ledlerinin katodları entegrenin çıkışına bağlanmıştır bu nedenle ledlerin yandığı bacaktaki lojik seviye L
yanmadığı bacaklardaki lojik seviye H dır.
! Anahtarlama elemanları olan yerlerde entegre bacaklarını iletkenle ya +5V a veya şaseye bağlayacaksınız.
A0 A1 A2 A3 a b c d e f g
7 1 2 6 13 12 11 10 9 14 15
0 L L L L
1 L L L H
2 L L H L
3 L L H H
4 L H L L
5 L H L H
6 L H H L
7 L H H H
8 H L L L
9 H L L H
11 H L H L
12 H L H H
13 H H L L
14 H H L H
15 H H H L
Deneyin Adı : KOD ÇÖZÜCÜ UYGULAMALARI - 7447 Deney No : 8

-
2- Yanda verilen deveyi 7447 entegresi ve

CQY91A displayi ile oluşturunuz ve aşağıda
verilen doğruluk tablosunu uygulayınız. Her bir
basamakta displayde elde ettiğiniz sayı veya şekli
tabloya çiziniz.
Sorular:
1- LT bacağının görevini yazınız ve hangi lojik
seviyede aktif olduğunu belirtiniz.
2- RBI bacağının görevini yazınız ve hangi lojik

3- BI/RBO bacağının görevini yazınız ve hangi lojik

LT RBI BI/RBO A B C D a b c d e f g I I
3 5 4 7 1 2 6 13 12 11 10 14 15 0 8
I I
9
0 H H H L L L L L L L L L L H I I
1 9
1 H X H L L L H H L L H H H H I I
2 H X H L L H L L L H L L H L
3 H X H L L H H L L L L H H L I I
2 10
4 H X H L H L L H L L H H L L I I
5 H X H L H L H L H L L H L L
I I
6 H X H L H H L L H L L L L L 3 11
I I
7 H X H L H H H L L L H H H H
8 H X H H L L L L L L L L L L I I
4 12
9 H X H H L L H L L L H H L L I I
10 H X H H L H L H H H L L H L
11 H X H H L H H H H L L H H L I I
5 13
12 H X H H H L L H L H H H L L I I
13 H X H H H L H L H H L H L L
I I
14 H X H H H H L H H H L L L L 6 14
I I
15 H X H H H H H H H H H H H H
BI X X L X X X X H H H H H H H I I
7 15
RBI H L L L L L L H H H H H H H I I
LT L X H X X X X L L L L L L L

Sınıf / no :

Dijital Elektronik Eylul 06

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Dijital Elektronik Eylul 06

Uploaded by

Copyright:

Available Formats

Otomasyon Atölyesi Temel Dijital Elektronik Ders Notu www.kumanda.

TEKNİK ELEMANLAR İÇİN

KOCAELİ ANADOLU TEKNİK TEKNİK VE ENDÜSTRİ MESLEK LİSESİ ELEKTRİK BÖLÜMÜ

(61) SAYI SİSTEMLERİ

- Desimal sayı sistemi ( 10 tabanlı sayı sistemi )

4 6 5 = 4.102 + 6.101 + 5.100 = 400 + 60 + 5 465 10

Binary sayının desimal sayıya çevrilmesi

( 1 0 1 0 1 1 )2 = 1.25 + 0.24 + 1.23 + 0.22 + 1.21 + 1.20 =

Desimal sayının binary sayıya çevrilmesi

(33)10 = (?) 2 (61)10 = (?) 2

(33)10 = (?) 2 1. yöntem (61)10 = (?) 2 2. yöntem

Ondalıklı desimal sayıların binary sayılara çevrilmesi

Tam kısım bölünür, ondalıklı kısm çarpılır.

=2+1 çarpma işlemine devam edilir

1 Baştan sona gidilir

Ondalıklı binary sayıların desimale çevrilmesi

( 0 , 1 1 0 ) 2 = 1.2-1 + 1.2-2 + 0.2-3

Binary – Desimal sayı dönüşüm tablosu

7 10 dur çünkü 10 da 1 tane 10 vardır yani elde 1 dir 1 1+1=2

olduğundan kalanda ise 0 dır

9 16 da 1 tane 10 vardır yani elde 1 dir 1 1+1+1=3

1 → X işleminden gelen elde 1 → Y işleminden gelen elde

( 1 6 5 )8 = 1.82 + 6.81 + 5.80 = 61

= 3539.75 → 0.75 x 8 =6 (28318)10 = (?)8

1.4 Heksadesimal sayı sistemi ( 16 tabanlı sayı sistemi )

sayıya çevrilmesi (F5A)16=(?)10

1451 16 ( F 5 A )16 = 15.162 + 5.161 + 10.160 =

Problemler : Aşağıda verilen sayıların çevrimlerini yapınız

1-1 ( 1011 )2 = ( ? )10 → ( 11 )10 1-7 ( 7,8125 )10 = (?) 2 → ( 111,1101 )2

1-2 ( 11 )2 = ( ? )10 → ( 3 )10 1-8 ( 47 )8 = (?)10 → (39)10

1-3 ( 101 )2 = ( ? )10 → ( 5 )10 1-9 ( 566 )8 = (?)10 → (374)10

1-4 ( 111 )2 = ( ? )10 → ( 7 )10 1-10 ( 33 )10 = (?)8 → (41)8

1-5 ( 11011100 )2 = ( ? )10 → ( 220 )10 1-11 ( 45 )16 = (69)10

1-6 ( 125 )10 = (?) 2 → ( 1111101 )2

1-12 (63.25)dec = ( ? )bin

1-13 (43.8125) dec = ( ? )bin

1-14 (1001011.011) bin = ( ? ) dec

1-15 (110101.1011) bin = ( ? ) dec

1-16 (11001.1) bin = ( ? ) oct

1-17 (25.6) oct = ( ? )bin

1-18 (35.1) oct = ( ? ) hex

1-19 (39.A) hex = ( ? ) oct

1-20 (485) dec = ( ? ) hex

Decimal Binary Octal Hexadecimal

İkili kodlanmış onlu sistem ( BCD ) ( binary coded for decimal )

547 → 5 4 7 → 547 nin BCD kodu 010101000111

(56)dec = ( 111000 )bin

Anahtar Açık Anahtar Kapalı Enerji Yok Enerji Var

2.1 Boolen teoremleri :

1- Yer değişme kanunu :

A+B=B+A A.B = B.A

A+(B+C)=(A+B)+C A . ( B.C ) = ( A.B ) . C

A+B.C=(A+B).(A+C) A.(B+C) = A.B+A.C

5- Çift tersleme kanunu :

Yutma kanunu / 3 Yutma kanunu / 4

A + B + C +.......+ N = A . B . C ......... N A . B . C ........... N = A + B + C +.....+ N

2.2 Doğruluk tablosu

Q = A+A.B A , B olarak 2 değişken var olasılık 22 = 4 dür

2.3 Lojik ifadelerin sadeleştirilmesi

2.3.1. Boolen cebri ile sadeleştrime

Örnekler : Aşağıdaki lojik ifadeleri sadeleştriniz

Y= A B + A B=B ( A+A ) =B1=B

K=XY(Z+Z)+X Y Z+X Y Z =XY + X Y Z + X Y Z=XY + X Y Z + X Y Z