Multiplekser (w skrócie MUX) – układ kombinacyjny, najczęściej cyfrowy, służący do wyboru jednego z kilku dostępnych sygnałów

wejściowych i przekazania go na wyjście.

 Multiplekser jest układem komutacyjnym (przełączającym), posiadającym k wejść informacyjnych (zwanych też wejściami

danych x0, x1, …, xk-1, zazwyczaj jest ich 2n), n wejść adresowych (sterujących a0, a1, …, an-1) i jedno wyjście y. Posiada też wejście
sterujące działaniem układu oznaczane jako S (wejście strobujące/zegarowe (Zegar (generator)), ang. strobe) lub e (ang. enable).

 Działanie multipleksera polega na przekazaniu wartości jednego z wejść xi na wyjście y. Numer i tego wejścia jest podawany na
linie adresowe a0, a1, …, an-1. Jeśli na wejście strobujące (blokujące) S podane zostanie logiczne „0”, to wyjście y przyjmuje
określony stan logiczny (zazwyczaj również zero), niezależny od stanu wejść danych X i adresowych A.

Multiplekser można zbudować także z dekodera o takiej liczbie wejść, ile wejść adresowych posiada dany multiplekser oraz bramek AND.
Do jednego wejścia każdej bramki AND należy podłączyć odpowiednie wyjście dekodera, do drugiego – odpowiednią linię wejściową xi.
Wyjścia wszystkich bramek AND należy podłączyć do wejść bramki OR.

Demultiplekser (w skrócie DEMUX) – układ kombinacyjny, posiadający jedno wejście x, n wejść adresowych (sterujących a0, a1, …, an-1)
oraz k wyjść danych (y0, y1, …, yk-1, zazwyczaj k = 2n), którego działanie polega na przekazaniu sygnału z wejścia x na jedno z wyjść yi.
Wyjście, dla danych wejściowych x, jest określane przez podanie jego numeru na linie adresowe a0, a1, …, an-1. Na pozostałych wyjściach jest
ustalany stan zera logicznego. Zazwyczaj spotykane są demultipleksery o wyjściach zanegowanych, czyli na wybranym wyjściu pojawi się

stan  , a na wszystkich pozostałych logiczna „1”. Demultipleksery o wyjściach prostych są znacznie rzadziej stosowane.
Jeśli na wejście strobujące/zegarowe (Zegar (generator) (blokujące, ang. strobe) S podane zostanie logiczne „0”, to wyjścia yi przyjmują
określony stan logiczny (zwykle zero dla demultiplekserów o wyjściach prostych), niezależny od stanu wejścia x oraz od wejść
adresowych A.

1
POLECENIE 1D/148
Celem naszego ćwiczenia było zbudować multiplekser wykorzystując bramki logiczne, a następnie
blok multipleksera scalonego 74153M. Mieliśmy do wykonania wariant D z tablicy działania
multipleksera.

GN X0 X1 X2 X3 A B Y1
0 1 0 1 0 0 0 X0
0 1 0 0 1 0 1 X1
0 0 1 0 1 1 0 X2
0 0 0 1 0 1 1 X3

Na początku utworzyliśmy układ wykorzystując bramki logiczne.

Kolejny etap, to było przypisanie odpowiednich pinów na wejścia oraz wyjście układu. Jako wyjście
posłużyła nam dioda Ledg[1], jako wejścia przełączniki SW[0-3] oraz jako sygnały adresowe A i B
kolejno przyciski Button[1] i [2].

2
Następnie wykonaliśmy czynności przygotowujące do tego, by przeprowadzić symulację funkcjonalną
oraz czasową. Przekonwertowaliśmy cały układ, wygenerowaliśmy netliste do symulacji oraz
nadaliśmy odpowiednio stany wysokie w celu symulacji zgodnie z tabelą dzialania multipleksera. Po
tym wykonaliśmy symulację funkcjonalną oraz czasową.

symulacja funkcjonalna

Symulacja czasowa

3
Po symulacji następnie zaprogramowaliśmy płytkę i wgraliśmy układ na nią.

Po przeanalizowaniu działania płytki zgodnie z poleceniem stwierdziliśmy, że dla zadanych stanów

switchów oraz przycisków układ realizuje się poprawnie.

Kolejnym etapem ćwiczenia było stworzenie multipleksera w oparciu o blok multipleksera scalonego
74153M. Użyliśmy do tego tego samego zestawu wejść oraz to samo wyjście.

Jako pierwsze stworzyliśmy układ i jednocześnie nadaliśmy odpowiednie piny dla źródeł sygnałów.

4
Kolejny etap, to było przygotowanie układu do symulacji poprzez skompilowanie, nadanie
odpowiednich stanów wysokich odpowiadających naszej tabeli multipleksera oraz wygenerowanie
net listy dla symulacji. Przeprowadziliśmy symulację funkcjonalną oraz czasową.

Najpierw przeprowadziliśmy symulacje czasową, przy której widzimy opóźnienie rzeczywiste

występujące po wgraniu układu na płytkę.

Kolejna symulacja to funkcjonalna , gdzie widzimy układ teoretycznie idealny bez żądnych opóźnień
jak w symulacji czasowej.

5
Następny etap wykonywania ćwiczenia to wgranie układu na płytkę.

W tym przypadku w układzie, gdy switch 3 jest w stanie wysokim pali się wyłącznie dioda ledg2
analogicznie do poprzedniego zdjęcia z układem zbudowanym na podstawie bramek logicznych.

Dzięki temu możemy stwierdzić, że układ działa poprawnie.

POLECENIE 2/149
W tym ćwiczeniu musieliśmy wykonać układ z demultiplekserem. Na początku zaprojektowaliśmy
układ z wykorzystaniem bramek logicznych i jako sygnały A,B,G podłączyliśmy kolejno przełączniki
SW[0]-SW[2], a jako sygnały wyjściowe diody LEDG[0-3].

6
 B A G Y0 Y1 Y2 Y3
X X 1 1 1 1 1
0 0 0 0 1 1 1
0 1 0 1 0 1 1
1 0 0 1 1 0 1
1 1 0 1 1 1 0

Na początku utworzyliśmy układ demultipleksera na podstawie bramek logicznych oraz nadaliśmy

odpowiednie piny.

Kolejny etap to przygotowanie symulacji symulacji poprzez skompilowanie, nadanie odpowiednich

stanów wysokich odpowiadających naszej tabeli demultipleksera oraz wygenerowanie net listy dla
symulacji. Przeprowadziliśmy symulację funkcjonalną oraz czasową.

Na początek funkcjonalna

7
Kolejny etap to była symulacja czasowa.

Na wykresach widzimy zakreskowane pola odpowiadające temu, że dla demultipleksera wartości te

nie maja żadnego wpływu. Możemy też zauważyć opóźnienie rzeczywiste układu.

Po przeprowadzeniu symulacji wgraliśmy układ na płytkę.

8
Kolejny etap to było otworzenie układu w oparciu o blok demutlipleksera scalonego 74139M.

Nastepnie przypisaliśmy odpowiednie piny

Kolejnym etapem była kompilacja układu oraz następnie zrobienie czynności przygotowującuch do
symulacji i wygenerowanie net listy.

Najpierw przeprowadziliśmy symulację funkcjonalną

9
Nastepnie wykonaliśmy symulacje czasową

Po przeprowadzeniu symulacji i porównaniu wykresów symulacji oraz stwierdzeniu, że są one

identyczne wprowadziliśmy układ na płytkę a następnie zaprogramowaliśmy ją.

I możemy tu dostrzec to, że dla

pierwszych dwóch włączników w stanie
wysokim wszystkie Ledy są również w
stanie wysokim.

Układ działa poprawnie zgodnie z tym,

co wyszło nam w wynikach z symulacji
funkcjonalnej.

Na wykresach widzimy zakreskowane

wartości stanów, co oznacza to, że dany
stan jest niewymagany i układ nie jest
zależny od tego stanu.

10
11