Week‐2 

Assignment Questions and Answers 
1. The control path of a single purpose processor can be optimized by 
a. Original program/ Algorithm 
b. FSM in FSMD 
c. The Data path 
d. Both a) and b) 

Ans. d 

2. EDA stands for ____________________ . 
a. Electricity Distributors Association 
b. Electronic Design Automation 
c. Electronic Design Agency 
Ans. b. Electronic Design Automation 
 
3. Arrange the different categories namely ASIP, SPP, GPP and PLD/FPGA of Embedded Systems in 
order of their increasing speed of operation and NRE cost. 
a. ASIP, SPP, GPP and PLD/FPGA 
b. GPP, SPP, PLD/FPGA and ASIP 
c. ASIP, GPP, SPP and PLD/FPGA 
d. GPP, ASIP, PLD/FPGA and SPP 
Ans d 
 
4. Many companies are transitioning to using FPGAs for their processor designs instead of ASICs. 
Why?   
a. FPGAs always outperform an ASIC  
b. The development cycle for FPGA is much shorter. 
c. FPGAs are more space‐efficient. 
d. FPGAs are both smaller and faster. 
e. None of the above 

Ans.  b.  The development cycle for FPGA is much shorter. 

5. Which among the following statement/s is/are not an/the advantage/s of Programmable Logic 
Devices (PLDs)? 
a. Short design cycle 
b. Increased space requirement 
c. Increased flexibility 
d. All of the above 
 Ans. b. Increased space requirement 
 
6. Most FPGA logic modules utilize a(n) ________ approach to create the desired logic functions. 
a. AND array 
b. Look‐up table 
 c. OR array 
d. AND and OR array 
                Ans. b. Look‐up table 

7. In the following PLA, which output implements the logic function ABCD? 

 
 

a. X 
b. Y 
c. Z 

                 Ans. c. Z 

8. One‐time programmable (OTP) devices are: 
a. SRAM  
b. Fusible‐link  
c. Antifuse 
d. FLASH  
e. EPROM 
 
a. I and II 
b. II and III 
c. II and IV 
 d. II and V 

Ans. b 

9. A form of Boolean expression that is basically the ANDing of ORed terms is called Product‐of‐
sums (POS).  
a. True 
b. False 

Ans. a.  True 

10. If the declarative part in the architecture of a half adder is as below 
   component XOR2 
   port (X,Y:in BIT;z: out BIT); 
   end component 
   component AND2 
   port (L,M:in BIT;z:out BIT); 
   end component 
   Then what kind of architecture is it ? 
a. Behavioral 
b. Structural 
c. Dataflow 
d. None of these 

Ans. b. Structural architecture is similar to schematic entry. The behavior of the entity is not explicitly 
apparent from its model. The component instantiation statement is the primary mechanism used for 
describing such a model of an entity. 

11. How many architectures can be associated with an entity in a VHDL description of a digital 
design? 
a. Three 
b. More than one  
c. Only one 
d. None of the above 

Ans. b. More than one

12. In VHDL, which object/s is/are used to connect entities together for the model formation? 
a. Variable 
b. Constant 
c. Signal 
d. All of the above 

Ans. c. Signal