Professional Documents
Culture Documents
Sadržaj
1
Sabirnica u računaru,vrste i uloga
2
Sabirnica u računaru,vrste i uloga
3
Sabirnica u računaru,vrste i uloga
4
Sabirnica u računaru,vrste i uloga
Mikro RAM
procesor I N T E R F E J S I
ROM
Adrese
Podaci
Napajanje
Upravljanje,kontrola,takt
5
Sabirnica u računaru,vrste i uloga
6
Sabirnica u računaru,vrste i uloga
Paralelne
Serijske
1-Wire
HyperTransport
I2C
PCI Express ili PCIe
Serial Peripheral Interface Bus ili SPI
7
Sabirnica u računaru,vrste i uloga
Paralelne
Serijske
ACCESS.bus (A.b)
Apple Desktop Bus (ADB)
Controller Area Network (CAN)
Fibre Channel
IEEE 1394 (FireWire)
RS-485
Serial ATA ili SATA
Serial Storage Architecture (SSA)
Universal Serial Bus (USB)
8
Sabirnica u računaru,vrste i uloga
Uloga sabirnice
Broj sabirnica se razlikuje kod različitih tipova računara. Većina računara imaju
dve sabirnice (jednu za ulaz, drugu za izlaz) za vezu procesora i glavne memorije i
dve sabirnice za vezu procesora sa perifernim uređajima.
Kod personalnih računara su, prema tipu arhitekture, do sada primenjene sledeće
sabirnice (uvedene su pre desetak godina, sa pojavom AT računara):
9
Sabirnica u računaru,vrste i uloga
Neki računari imaju samo jednu sabirnicu (UNIBUS) na koju se sem perifernih
uređaja vezuju i procesor i glavna memorija (na primer, računar Honeywell 6 ima
MEGABUS - jednu asinhronu spoljnu sabirnicu).
10
Sabirnica u računaru,vrste i uloga
Veličina sabirnice
11
Sabirnica u računaru,vrste i uloga
Takt sabirnice
Sinhronizovane sabirnice
Kao primer kako sinhronizovane sabirnice rade razmotriće se data slika. U ovom
primeru koristi se 100MHz oscilator koji omogucava sabirnici period od 10ns. Ovo
može izgledati sporo u poređenju sa brzinom procesora od 3GHz i više. Npr.
popularna PCI sabirnica obicno radi na 33MHz ili 66MHz. Razlog što su ove
sabirnice relativno spore je u problelmima tehničke prirode kao mimoilaženje
sabirnica i kompatibilnost.
U našem primeru, može se predpostaviti da
čitanje iz memorije traje 15ns od trenutka
kad je adresa stabilna. Kao što se može
videti sa ovim parametrima biće
potrebna 3 perioda sabirnice da se
pročita reč. Prvi period počinje na
rastuću ivicu od T1, a treći period
završava na rastuću ivicu T4 kao što je
prikazano na slici. Već je napomenuto
da je period promene signala 10ns.
Takt, ADDRESS, DATA, MREQ, RD,
WAIT linije su prikazane na istom
vremenskom dijagramu. Početak perioda
T1 je određen rastućom ivicom takta.
Tokom perioda T1 procesor šalje adresnu
reč na adresnu sabirnicu. Pošto adresa
nije vrednost signala, kao npr. takt, ne
prikazuje se kao linija na dijagramu, nego
kao dve linije koje se ukrštaju kad se adresa promeni. Na osnovu
12
Sabirnica u računaru,vrste i uloga
dijagrama vidi se da sadržaj linije podataka nije značajan sve do perioda T3.
Nakon što signali MREQi RD postaju aktivni (logička jedinica), procesor može
postaviti novu adresu na adresnu sabirnicu. Pošto memoriji treba 15ns nakon
pojavljivanja adrese, ne može biti obezbeđen zahtevani podatak tokom perioda T2.
Zbog toga se startuje WAIT linija na početku perioda T2, da bi reklo procesoru da
ga ne prihvata. To ce uspostaviti stanje čekanja dok zahtev za memorijom ne bude
završen. Tad se signal WAIT negira. U našem primeru, jedno stanje čekanja (T2) je
uspostavljeno jer je memorija previše spora. Na početku perioda T3, kada je
sigurno da će podatak biti u toku tog perioda, memorija negira WAIT . Tokom prve
polovine T3 memorija postavlja podatak na sabirnicu podataka. Na opadajuću
ivicu T3 memorija čita (strobe) liniju podataka pohranjujući (latch) vrednost u
jedan interni registar. Kako može pročitati podatak, procesor negira MREQ i RD i
ako ima potrebe naredni period čitanja memorije počinje na sledeću rastuću ivicu
takta, ovo može biti ponavljano beskonačno puta.
Asinhrona sabirnica
Iako su sinhronizovane sabirnice jednostavne za upotrebu zbog diskretnih
vremenskih intervala takođe imaju i nekih nedostataka. Npr. sve se odvija u
nekoliko perioda oscilatora. Ako su procesori i memorija u mogućnosti da završe
prenos podataka za 3perioda, potrebna su 4 perioda, jer je skraćivanje perioda
nedozvoljeno. Još se jedna vrlo bitna činjenica, kada se period sabirnice izabere i
memorija i I/O periferali su dizjnirani i usaglašeni sa sabirnicom, te je teško
napraviti poboljšanja. Npr. zamislimo da je za sistem prikazan na slici konstruisana
nova memorija sa periodom pristupa od 8ns umesto 15ns. Zbog ovog bi se pojavio
period čekanja koji bi usporavao mašinu. Zbog toga ne bi bilo poboljšanja u radu,
jer je minimalno vreme za čitanje dva perioda prema ovom dizajnu. Uzimajući sve
ove različite činjenice u obzir, ako je sinhronizovana sabirnica spojena na različite
komponente, neke brže neke spore, sabirnica mora biti prilagođena najsporijoj
komponenti tako da puni potencijal brže komponente ne može doci do izražaja.
13
Sabirnica u računaru,vrste i uloga
Prikaz
14
Sabirnica u računaru,vrste i uloga
Literatura
15