CHƯƠNG 4

KHUẾCH ĐẠI VI SAI

1
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock
 Nội dung chương 4

4.1. Sơ đồ, phân tích mạch một chiều và xoay chiều

4.2. Hệ số khuếch đại vi sai và trở kháng vào, ra
4.3. Hệ số khuếch đại đồng pha và trở kháng vào, ra
4.4. Hệ số nén tín hiệu đồng pha (CMRR)
4.5. Phân tích mạch khuếch đại vi sai sử dụng mô hình nửa mạch
4.6. Phân cực KĐ vi sai sử dụng nguồn dòng
4.7. Mạch khuếch đại vi sai dùng MOSFET: Phân tích mạch một chiều
4.8. Đặc tính truyền dẫn tín hiệu nhỏ
4.9. Thiết kế mạch khuếch đại vi sai
4.10. Mạch khuếch đại hai tầng

2
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock
4.1.Sơ đồ, phân tích mạch một chiều và xoay chiều
Mạch khuếch đại vi sai,bao gồm 2
mạch khuếch đại giống nhau, không sử
dụng tụ ngõ vào và ngõ ra.
Mỗi mạch khuếch đại có hai ngõ vào
và hai ngõ ra.
Hiệu điện áp ở ngõ ra là sự
khác nhau về điện áp giữa 2
cực C của 2 BJT hoặc giữa 2
cực D của 2 FET, tương ứng
với ngõ ra cân bằng. Trường
hợp tín hiệu lấy từ 1 ngõ ra so
với đất thì tương ứng với ngõ
ra đơn.
Mạch khuếch đại vi sai lý
tưởng sử dụng hai transistor
và các điện trở tương ứng của
mỗi mạch là hoàn toàn giống
nhau. (mạch đối xứng)
4.1. Sơ đồ, phân tích mạch một chiều
Ở chế độ 1 chiều thì hai cực B được nối đất.
Do mạch đối xứng nên dòng điện và điện áp tương
ứng ở 2 bên bằng nhau.
I =I =I I =I =I I =I =I
C1 C2 C E1 E2 E B1 B2 B
V −V I
I = EE BE I = I I = C
E C F E B 
2R F
EE

V =V =V −I R V =V
C1 C2 CC C C CE1 CE2

V =V −V = 0V
OD C1 C2
V =V =V V =V =V
BE1 BE2 BE C1 C2 C
 Phân tích mạch một chiều (ví dụ 1)

Ví dụ 1: Tìm Q-points của transistor trong mạch khuếch đại vi sai.

Biết: VCC=VEE=15 V, REE=RC=75kW, F =100
Phân tích mạch:

V −V
I = EE BE =
E 2R
EE

I = I =
C F E

I Do tính đối xứng, cả hai

I = C = transistor được phân cực tại
B 
F Q-point (? mA, ?V)
V =15− I R =
C C C
V =V −V =
CE C E
 Phân tích mạch một chiều (ví dụ 1)
Ví dụ 1: Tìm Q-points của transistor trong mạch khuếch đại vi sai.
Biết: VCC=VEE=15 V, REE=RC=75kW, F =100
Phân tích mạch:

V −V 15 − 0.7 V

I = EE BE =   = 95.3mA
E 3
2R
EE 2(7510 )W

100
I = I = I = 94.4mA
C F E 101 E

I 94.4mA
Do tính đối xứng, cả hai
I = C = = 0.944mA transistor được phân cực tại
B  100
F Q-point (94.4 mA, 8.62V)
V = 15 − I R = 7.92V
C C C
V =V −V = 7.92V - (-0.7V) = 8.62V
CE C E
 4.1. Sơ đồ, phân tích mạch xoay chiều
Add = Hệ số khuếch đại vi sai
Acd = Hệ số khuếch đại chuyển đổi
đồng pha thành vi sai.
Acc = Hệ số khuếch đại đồng pha
v v
v = v + id v = v − id Adc = Hệ số khuếch đại chuyển đổi vi
1 ic 2 2 ic 2
sai thành đồng pha.
Phân tích mạch sử dụng phương
pháp xếp chồng các phần của chế Đối với mạch khuếch đại đối xứng lí tưởng,
độ vi sai và chế độ đồng pha. Acd = Adc = 0.
v +v v   A
 0  vid 
v = v −v voc = c1 c2  od  = dd
od c1 c2
2 voc   0 A   v 


 cc   ic 
v   A A  v 
 od  =  dd cd   id 

voc   A A   v 

 dc cc   ic 
4.2. Hệ số khuếch đại vi sai và trở kháng vào, ra

v v
v = id − ve v = − id − ve
3 2 4 2
( gm + g )(v + v ) = G ve
3 4 EE
ve(G + 2g + 2gm ) = 0 → ve = 0
EE
Cực E trong mạch khuếch đại vi sai được nối đất
cho tín hiệu ngõ vào chế độ vi sai.
v v
v = id v = − id
3 2 4 2
Hiệu điện áp của tín hiệu ngõ ra:
v v
v = − gm R id v = + gmR id
c1 C 2 c2 C 2
v = − gmR v
od C id
 4.2. Phân tích mạch khuếch đại vi sai sử dụng
mô hình nửa mạch
Phân tích mô hình nửa mạch:
v
v = − gm R id
c1 C 2
v
v = + gmR id
c2 C 2
vo = v −v = − gm R v
c1 c2 C id

R = v / i = 2r
Áp dụng các định luật để vẽ mô id id b1
hình nửa mạch, hai nguồn cung
cấp và cực E được nối đất. R = 2( R ro )
od C
Mô hình nửa mạch đại diện cho
tầng khuếch đại cực E chung.
4.2. Hệ số khuếch đại vi sai và trở kháng vào, ra
Hệ số khuếch đại vi sai cho tín hiệu ra cân bằng, vod = vc1 − vc2 :
v
A = od = − gm R
dd v C
id v = 0
ic
Nếu cả vc1 và vc2 được dùng riêng rẽ như là một ngõ ra, ngõ ra này được gọi
là ngõ ra đơn.
v gm R A
vc1 gm RC Add A = c2 = C = − dd
A = =- = dd 2 v
dd1 v 2 2 2 2
id v =0 id v =0
ic ic
Điện trở ngõ vào ở chế độ vi sai là điện trở ở tín hiệu nhỏ được chỉ định cho
điện áp ngõ vào ở chế độ vi sai giữa nền của hai transistor.
(v / 2) vid
i = id Hoặc trong vòng ib1 = ib2 =  Rid = vid / ib1 = 2r
b1 r 2r
Nếu vid =0, R = 2( R r )  2R . Đối với tín hiệu ngõ ra đơn, R  R
od C o C od C
4.3. Hệ số khuếch đại đồng pha và trở kháng vào, ra
Cả hai nhánh của mạch khuếch đại vi sai là đối xứng
với nhau. Vì vậy dòng điện tại các cực và điện áp cực
C là giống nhau. Đặc tính của cặp vi sai ngõ vào ở
chế độ đồng pha là tương tự với mạch khuêch đại E
chung (hoặc S chung) với điện trở lớn ở cực E (hoặc
S).
v
i = ic
b r + 2(  +1)R
 o EE
Hệ số khuếch đại đồng pha:

v oc gm R
Acc = =− C
v 1+ 2 g m R
ic v =0 EE
id
4.3. Phân tích mạch khuếch đại đồng pha
sử dụng mô hình nửa mạch

Tất cả các điểm nằm trên đường đối xứng trở thành mạch hở.
Mạch DC với VIC = 0 được dùng để tìm Q-point của mạch khuếch đại.
Mạch cuối cùng được sử dụng để phân tích tín hiệu của chế độ đồng pha
và đại diện cho mạch khuếch đại cực E chung với điện trở cực E là 2REE.
4.3. Hệ số khuếch đại đồng pha và trở kháng vào, ra

Hệ số khuếch đại đồng pha:

v oc gm R
Acc = =− C
v 1+ 2 g m R
ic v =0 EE
id

Trở kháng vào và trở kháng ra đại đồng pha:

v r + 2( o +1)R
R = ic = EE = r + (  +1)R
ic 2i o EE
2 2
b

RC ro RC
Roc = 
2 2
4.4. Hệ số nén tín hiệu tín hiệu đồng pha (CMRR)
CMRR biểu thị khả năng giảm/nén nhiễu của mạch khuếch đại vi sai.

Đối với tín hiệu ngõ ra đơn,

Adm Add / 2 gm R / 2
CMRR = =  C =1/ 2 + gm R  gm R
Acm Acc gm R EE EE
C
1+ 2 g m R
EE
Đối với tín hiệu ngõ ra cân bằng,

A gm R
CMRR = dd  C =1+ 2 g R  2 g R
m EE m EE
Acc gm R
C
1+ 2 g m R
EE
 4.4. Hệ số nén tín hiệu tín hiệu đồng pha (CMRR)
Adm Add gm R
CMRR = =  C =1+ 2 g R
m EE
Acm Acc gm R
C
1+ 2 g m R
VCC EE

RC RC
vC1 vC2 Để đạt CMRR
cao, RE lớn và
Vid/2 Vid/2 gm, tuy nhiên,
RE lớn sẽ làm
giảm gm
RE
-VEE
Sử dụng nguồn dòng, IE lớn cùng với gm lớn.
15
 Ví dụ 2

VCC Ví dụ: Tìm CMRR của một

mạch khuếch đại vi sai.
RC RC
vC1 vC2 Biết:
 11.3 1 
 RE
I = = 2.22 mA ; I = I = 1.11mA 

C1
Vid/2 Vid/2 5.1k 2 RE 
 gm = 44mS ; r = 2.25k W; ro = 100k W 

RE
-VEE

16
 Ví dụ 2
Đáp Án: CMRR  1+ 2 gm RE

VCC

CMRR  2 gm RE = 1 + 2  5.1KW  44mS = 449.8

RC RC  CMRRdB = 20 lg(449.8) = 53.06dB
vC1 vC2

Vid/2 Vid/2
CMRR như vậy thì không
đủ lớn cho nhiều ứng dụng
RE
-VEE

17
 Thay RE bằng một nguồn dòng
sử dụng BJT hoặc MOSFET

Trở kháng ngõ ra của nguồn dòng có thể tăng lên bằng cách đặt một
điện trở mắc nối tiếp với cực emitter hoặc cực source của transistor.
 
Đối với BJT: 
 o R 

Rout = ro 1+
 E 
 


R R + r + R 

 1 2 E 
Đối với MOSFET:

Rout = ro (1+ gm R )
S
4.6. Phân cực KĐ vi sai sử dụng nguồn dòng

Mạch khuếch đại vi sai được phân cực bằng nguồn dòng để ổn định
điểm làm việc và tăng giá trị của REE để cải thiện CMRR
4.7.Mạch khuếch đại vi sai dùng MOSFET
 4.8. Hệ số khuếch đại vi sai
Hệ số khuếch đại vi sai của tín hiệu ra cân bằng:
v
A = od = − gm R v = − gm R v
dd v D od D id
id v =0
ic
Hệ số khuếch đại của ngõ ra đơn:
v v gm R
v = − gmR id A = d1 =− D
d1 D 2 dd1 v 2
id v =0
ic
v
v = + gmR id v gm R
d2 D 2 A = d2 =+ D
dd 2 v 2
R = id v = 0
id ic
Trở kháng ra khi ngõ ra cân bằng: R = 2(R // Ro )
od D
Trở kháng ra khi ngõ ra đơn: R = (R // Ro )
od D
 Hệ số khuếch đại đồng pha

Nguồn dòng được mô hình hóa bởi hai lần trở kháng ngõ ra ở
tín hiệu nhỏ của nó, đại diện cho trở kháng ngõ ra của nguồn
dòng.
Mô hình nửa mạch ở chế độ đồng pha tương tự với mạch
khuếch đại đảo với điện trở nguồn 2RSS.
− gm R 2 gm R
v =v = D v vs = SS v  v
d1 d2 1+ 2 g R ic 1+ 2 g m R ic ic
m SS SS
v = v − v = 0 Vì vậy, hệ số chuyển đổi chế độ chung = 0
od d1 d2
v oc gm R R Do hệ số khuếch đại dòng rất lớn
Acc = =− D − D
của FET, ro có thể được bỏ qua.
v 1+ 2 g m R 2R
ic v =0 SS SS
id
R =
ic
 Hệ số nén tín hiệu đồng pha (CMRR)

Đối với ngõ ra đơn

Adm Add / 2 − ( gm RD ) / 2
CMRR = = = = gm R
Acm Acc − R /(2R ) SS
D SS
RSS (lớn hơn nhiều sơ với REE và vì vậy cung cấp một Q-point ổn định hơn) nên cực
đại.
Để so sánh trực tiếp mạch khuếch đại dùng MOS và BJT, ta giả sử mạch khuếch đại
MOS được phân cực bởi:
2I R I R (V −V )
V −V CMRR = D SS = SS SS = SS GS
R = SS GS V −V V −V V −V
SS I GS TN GS TN GS TN
SS
Từ các dữ liệu trong ví dụ, CMRR của mạch khuếch đại MOS là CMRR=54 hoặc
35 dB (thấp hơn gần 10dB so với mạch khuếch đại dùng BJT).Để tăng CMRR
trong mạch khuếch đại sử dụng BJT và FET, người ta dung nguồn dòng với điện
trở tương đương RSS hoặc REE rất lớn.
 4.7. Mạch khuếch đại vi sai dùng MOSFET:
Phân tích mạch một chiều
K 2
I = n V −V 
D GS TN 
2 
2I I
V =V + D =V + SS
GS TN Kn TN Kn
V
I =I − 0
DC SS R
Op amps sử dụng MOSFET có trở kháng SS
ngõ vào lớn và tốc độ thay đổi cao hơn V =0 I =I
nhiều so với các tầng sử dụng transistor 0 DC SS
lưỡng cực.
=V =V −I R Vo = 0
D D và
V
D1 D2 DD
Sử dụng phương pháp phân tích nửa
mạch, ta có IS = ISS /2. V =V −V =V − I R +V
DS D S DD D D GS
Bởi vì V0 = 0  -VS = VGS
 Phân tích mạch DC (ví dụ 3)
Ví dụ 3: Tìm Q-points của transistors trong mạch khuếch đại vi sai.
Biết: VDD=VSS=12 V, ISS =200 mA, RSS = 500 kW, RD = 62 kW, l = 0.0133 V-1,
Kn = 5 mA/ V2, VTN =1V
Phân tích mạch:
I
I = SS =100mA
D 2
200mA
V = 1+ = 1.20V
GS 2
5mA/V
V =12V - (100mA)(62kW) +1.2V = 7V
DS

Để duy trì hoạt động trong vùng nghẽn của M1 cho VIC khác không ,

V =V +V =V −V V V = V -  V - I R   V
GD GS SD GS DS TN GD IC  DD D D  TN
V  V - I R +V = 6.8V
IC DD D D TN
Biên độ điện áp ngõ vào ở chế độ đồng pha
V =V − I R −V  0
CB CC C C IC
V −V +V
I  IC BE EE
C F 2R
EE
 
R V
 −V 

1− C  EE BE 
F 2R V
V V EE CC
IC CC R
1+  C
F 2R
EE

Đối với nguồn cung cấp đối xứng, VEE >> VBE, và RC = REE,

V
V  CC
IC 3
 4.8. Đặc tính truyền dẫn tín hiệu nhỏ
Mạch khuếch đại vi sai sử dụng MOSFET cải thiện được chất lượng tín
hiệu so với mạch chỉ dùng một transistor.

I −I =
D1 D2
2
(
Kn 
 v
 GS1
−V
TN
) (
2 −v −V 2 

GS2 TN 
)
Đối với mạch khuếch đại vi sai đối xứng ta có:
v v
v =V + id v =V − id
GS1 GS 2 GS2 GS 2

I −I = Kn V −V v = gmv

D1 D2  GS TN  id id
Méo bậc hai được loại bỏ nên độ méo được giảm rất nhiều. Tuy nhiên
méo chiếm ưu thế khi đường đặc tuyến của MOSFET không còn là dạng
bậc hai và méo cũng xuất hiện khi điện áp phụ thuộc vào trở kháng ra của
transistor.
4.9. Thiết kế mạch khuếch đại vi sai (ví dụ 4)
• Ví dụ 4: Tìm Q-points của
transistors trong mạch khuếch đại vi
voc sai.
• Biết: Adm=40 dB, Rid >250 kW,
đơn cực CMRR> 80 dB, VIC ít nhất
phải bằng ±5V
BJT với có thông số : F =100, VA
=75V, IS =0.5 fA
• Giả sử: mạch hoạt động trong
vùng tích cực, nguồn cung cấp đối
xứng, o = F, vid cực đại ±30 mV.
4.9. Thiết kế mạch khuếch đại vi sai (ví dụ 4)
• Ví dụ 4: Tìm Q-points của transistors trong
mạch khuếch đại vi sai.
• Biết: Adm=40 dB, Rid >250 kW, đơn cực
CMRR> 80 dB, VIC ít nhất phải bằng ±5V
BJT với có thông số : F =100, VA =75V, IS =0.5
fA
• Giả sử: mạch hoạt động trong vùng tích cực,
nguồn cung cấp đối xứng, o = F, vid cực đại
±30 mV.
•Phân tích mạch:
Adm=40 dB =100. Để có được hệ số khuếch đại
oV này, ta dùng BJT. Với Adm = gm RC =40 IC RC , có
I  T = 20μA thể đạt được hệ số khuếch đại này với một điện áp
C r 2.5 V đặt trên RC.
Đối với mạch khuếch đại vi sai lưỡng cực, Rid
=2r, so, r =125 kW.
 4.9.Thiết kế mạch khuếch đại vi sai (ví dụ 4)
Chọn IC = 15 mA . Vì vậy RC =2.5 V/15 mA =167
kW. Chọn RC = 180 kW.
VIC = 5V cần một điện áp tại cực collector ít
nhất là 5 V tại mọi thời điểm. Vid cực đại bằng
voc ±30 mV cho mạch tuyến tính. Vì vậy thành
phần ac của ngõ ra vi sai <100(0.03 V)=3V,
tại mỗi collector sẽ xuất hiện một nửa. Vì vậy
VRC <4 V( 2.5 V dc + 1.5 V ac) và nguồn cung
cấp dương phải được đảm bảo
V V + 4V = (5 + 4)V = 9V Chọn VCC =10 V. Với nguồn cung cấp đối xứng,
CC IC
VEE = -10 V.Ngõ ra đơn: CMRR = 80 dB cần
CMRR 104 được đảm bảo. Chọn nguồn dòng với IEE =30
R  = = 16.7MΩ
EE gm (40 / V)(15μA) mA and REE > 20 MW
 4.10. Mạch khuếch đại hai tầng
Mạch khuếch đại vi sai cung
cấp tín hiệu đầu vào vi sai như
mong muốn, tín hiệu ngõ ra so
với đất.
Để có hệ số khuếch đại lớn hơn, tín hiệu ra
của tầng khuếch đại vi sai được nối với
ngõ vào mạch khuếch đại pnp E chung.
Q3 mắc theo sơ đồ E chung nên có hệ số
khuếch đại điện áp lớn, đồng thời tín hiệu
vào và ra ngược pha nhau.
Transistor pnp cho phép ghép trực tiếp các
tầng với nhau, cho phép cực emitter của
pnp được nối với đất và cung cấp một điện
áp bù để đưa ngõ ra về không.
Tụ liên lạc và tụ lọc nhiễu cao tần được
loại bỏ .
4.10. Mạch khuếch đại hai tầng
Với mạch tương đương dc, IE1= IE2 = I1 /2. Nếu
dòng nền IbQ3 của Q3 được bỏ qua và hệ số
khuếch đại dòng C-B là 1,
I R
V V V − 1 C +V
CE1 CE2 CC 2 BE
Vì tín hiệu ngõ vào bằng 0, nên ngõ ra cũng =0
I =V / R VEC3 = VCC
C3 EE
 I C3 

VEB3 = VT ln1+ 
 I S3 
 
IS3 là dòng bão hòa.
 I 
(I - I )R = V = V ln  1 + C3 
C2 B3 C EB 3 T  I 
 S3 
V  I 
R = T ln  1 + C3 
C  I I   I 
 1 − C3   S3 
 F2 2  
 F3 
4.10. Mạch khuếch đại hai tầng
Trong trường hợp này chúng ta có thể sử dụng
sơ đồ nửa mạch như hình vẽ.
Từ mô hình tín hiệu nhỏ ta có sơ đồ tương
đương như dưới đây:

v g g
A = c2 =− m 2 R = − m2 ( R r )
vt1 v 2 L1 2 C 3
id
vo
A = = −g R
vt2 v m3
c2
 4.10. Mạch khuếch đại hai tầng

v v v g
A = o = c2 o = A A = − m 2 ( R r )( − g R )
dm v v v vt1 vt 2 2 C 3 m3
id id c2

R = v / i = 2r = 2r Rout = R r  R
id id id  2 1 o3
4.10. Phân tích AC-chế độ đồng pha-CMRR
iic

vic

2R
1 1

v v v R r g
A = o = c2 o = − m 2 C  3 ( − g R )
cm v v v 1 + 2g R m3
ic ic c2 m2 1

vo v c2 v o g m2
Adm = = =− ( RC r 3 )(− g m3R)
vid vid v c2 2

A 1 + 2g R
CMRR = dm = m2 1  g R
A 2 m2 1
cm
 KẾT THÚC CHƯƠNG 4

36
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock