Chương 2: Công nghệ CMOS

Cấu trúc của p-mos và n-mos

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 31

 2.1. Chuển mạch Transistor MOS

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 32

 2.2. Logic CMOS
Cổng đảo
đảo::

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 33

 2.2. Logic CMOS
Nguyên tắc ghep cổng CMOS
„ Nguyên tắc mắc song song cho logic OR
„ Nguyên tắc mắc nối tiếp cho logic AND
Nguyên tắc thiết kế mạch CMOS
„ Viết
ế hàm cho F (dùng bìa cacno nhóm phầnầ
tử 1)
„ Viết hàm
hà cho h F’ (dùng
dù bìabì cacno nhóm
hó phần
hầ
tử 0, hoặc lấy đảo của F)

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 34

 2.2. Logic CMOS
Thiết kế công AND hai đầu vào

a
F = a.b
b

f 0 1
F = a.b {dùng mạch nối tiếp}
F’ = a’ + b’ {dùng mạch song song}
0 0 0
1 0 1

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 35

 2.2. Logic CMOS
Thiết kế cổng AND hai đầu vào

VDD

b
F = a.b

a b

VSS

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 36

 2.2. Logic CMOS
a
Cổng NAND 2 đầu vào
vào:: F = a.b
b
b
„ Xây dựng
dựng:: Bảng chân lý
lý……
„ Sơ đồ mạch
mạch::

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 37

 2.2. Logic CMOS
Cổng OR 2 đầu vào
vào::

a F= a+b
b

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 38

 2.2. Logic CMOS
a F= a+b
Cổng NOR 2 đầu vào
vào::
b
„ Xây dựng
dựng:: Bảng chân lý
lý……
„ Sơ đồ mạch
mạch::

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 39

 2.2. Logic CMOS
Bài tập
„ Thiết kế mạch thực hiện hàm logic sau sử
dụng
ụ gp phần tử cơ bản CMOS
F = a.b.c // phần tử and 3 đầu vào
F = a + b + c // phần tử or 3 đầu vào
F = a.b.c + a’.
a’.d + e

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 40

 2.2. Logic CMOS
Mạch chốt
chốt::

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 41

 2.2. Logic CMOS
Flip--Flop
Flip Flop::

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 42

 2.2. Công truyền CMOS
Công truyền:
truyền:

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 43

 2.2. Công truyền CMOS
Bộ ghép kênh CMOS 2 đầu vào
vào::

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 44

 2.2. Công truyền CMOS
Bộ ghép kênh CMOS 2 đầu vào
vào::
„ MUX là phần tử cơ bản tạo ra các khối logic
trong thiết kế cho ASIC
„ MUX còn được dùng để thiết kế ra các phần
tử logic cơ bản và các mạch logic
logic.. (sẽ được chi
tiết ở chương 4)

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 45

 Chương 3: Các ASIC lập trình được

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 46

 Liên kết lập trình được
ASIC/FPGA được cấu tạo từ các phần tử
hoặc các khối logic cơ bản.
bản.
Các khối này được liên kết với nhau một
cách toàn diện, tức là mợi tiếp điểm đều
được liên kết với nhau
Các liên kết này sẽ trở nên dẫn khi khi
đ
được lậ trình,
lập t ì h gọii là antifuse
tif – phản
hả cầu
ầ
trì

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 47

 3.1. Phản cầu trì (antifuse)
Trái ngược với cầu trì,
trì phản cầu trì có
điện trở rất lớn, tương đương với một
mạch hở
hở..
I=>0
R>>>

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 48

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 49
 3.1. Phản cầu trì (antifuse)
Khi có 1 dòng điện lập trình khoảng 5mA
chạy qua, phản cầu trì sẽ trở lên dẫn điện

I=5mA
R

Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 50