Professional Documents
Culture Documents
IT012 Chapter4
IT012 Chapter4
MÁY TÍNH II
Chương 4
Mạch số
07/13/2023
Bài tập
Mạch số
F = AB + C
A
B
F
C
F = ( + B)(C + D + E)
A
B
C F
D
E
F1(A, B, C, D) = ( + C) + D
F2(A, B, C, D) = + (BC)(C + )
Mạch tổ hợp là mạch chỉ chứa các thiết bị tổ hợp được kết
nối với nhau và không tồn tại hồi tiếp
Một thiết bị tổ hợp cũng được xem là một mạch tổ hợp
Hồi tiếp: Ngõ ra được dùng như ngõ vào để tính toán lại ngõ
ra
A
B B
B
F F
C F C
C
Bài toán: Thiết kế mạch báo động (A = 1) cho lái xe với các
tình huống: Bugi bật (B = 1) và cửa mở (C = 0), hoặc chưa cài
dây an toàn (D = 0) và bugi bật (B = 1).
B C D A
A CD
0 0 0
0 0 1 B 00 01 11 10
0 1 0 0
0 1 1 1 1 1 1
1 0 0 1
1 0 1 1 A=B+B
1 1 0 1
1 1 1
Đọc và ghi theo một tín hiệu điều khiển Mức thấp
Latch là một thiết bị lưu trữ tích cực theo mức có khả năng
lưu trữ 1 bit thông tin
Trạng thái
kế tiếp
Trạng thái
hiện tại
E D Q Q+
D Q
Ngõ ra 0 0 0 0
E Luận lý tổ hợp
0 0 1 1
Ngõ vào
0 1 0 0 E Q+
0 1 1 1 0 Q
E 1 0 0 0 1 D
1 0 1 0
D
1 1 0 1
Q+ 1 1 1 1
Flipflop là một thiết bị lưu trữ tích cực theo cạnh có khả
năng lưu trữ 1 bit thông tin
Trạng thái
kế tiếp
Trạng thái
hiện tại CLK D Q Q+
D Q
- 0 0 0
Ngõ ra
CLK Luận lý tổ hợp - 0 1 1
Ngõ vào
- 1 0 0 CLK Q+
- 1 1 1 - Q
CLK ↑ 0 0 0 ↑ D
↑ 0 1 0
D
↑ 1 0 1
Q+ ↑ 1 1 1
Biết rằng C luôn luôn tích cực, lập bảng chân trị cho hàm
luận lý Y(X, A, B)
CLK
cấu tạo bởi các flipflop nối chung ngõ
IN[2] D Q OUT[2] vào CLK
CLK Có thể bổ sung khối luận lý tổ hợp để
IN[1] D Q OUT[1]
xử lý
4 IN OUT 4
Luận lý tổ hợp Luận lý tổ hợp
CLK
REG
IN[0] D Q OUT[0]
CLK
CLK CLK
4 IN OUT 4
REG
CLK
O INC I
2 D Q 2
REG
CLK
Thiết kế mạch số phát hiện người chiến thắng trong một cuộc
thi “oẳn tù tì” giữa 2 người.
Biết rằng 3 đòn được mã hóa như bên dưới:
Đòn Mã hóa
Giấy 01
Kéo 10
Búa 11