時脈資料回復電路

Clock and Data

Recovery Circuit

學生:
學生: 林翠薇
指導教授:
指導教授: 莊基男 L/O/G/O
教授
www.themegallery.com
Clock and Data Recovery Circuit

時脈資料回復電路的時脈回復與資料還原。
時脈資料回復電路的時脈回復與資料還原。
•時脈資料回復電路的時脈回復與資料還原
 Clock and Data Recovery Circuit

CDR電路就是產生一個週期性的時脈和萃取出資料
CDR電路就是產生一個週期性的時脈和萃取出資料，
電路就是產生一個週期性的時脈和萃取出資料，
而時脈的產生需滿足三個狀態:
而時脈的產生需滿足三個狀態:
1.時脈頻率必須和資料速率相同
1.時脈頻率必須和資料速率相同。
時脈頻率必須和資料速率相同。

2.時脈和資料間必須要有正確的相位關係
2.時脈和資料間必須要有正確的相位關係。
時脈和資料間必須要有正確的相位關係。

3.時脈本身必須要有小的抖動
3.時脈本身必須要有小的抖動
 Pseudo-Random Binary Sequences

←三個D-FlipFlop從一個轉
三個 從一個轉
移暫存器和XOR
移暫存器和
（Y1Y3）， ），將其結果回傳至
），將其結果回傳至
第一個 D-
。
FlipFlop。

→PRBS不斷按其
不斷按其bits隨意
不斷按其 隨意
但順序的組成一個週期波
形並且地重複。
形並且地重複。
TSPC DFF

MP1 CLK MP3 MP4

b __
Q
Q

CLK MP2 M2 CLK M4

a
D

M1 CLK M3 M5

2 2
P-CMOS Stage -CMOS Stage

-Precharge Stage

此為一正緣觸發TSPC
此為一正緣觸發TSPC DFF，
DFF，其主要的功用為對輸入資料重新做取樣
其主要的功用為對輸入資料重新做取樣，
對輸入資料重新做取樣，
以獲得正確的數據資料，
以獲得正確的數據資料，為了能正確的操作在高速電路，
為了能正確的操作在高速電路，我們使用
TSPC D型正反器當作
D型正反器當作Phase
型正反器當作Phase Detector的結構
Detector的結構。
的結構。
Hogge Phase Detector
Hogge phase detector
XOR1
Vy(Dn)

Vx(Up)
(PRBS) DFF1 DFF2 XOR2
Din D Q D Q
B A
CLK Clk Clk

Q Q
____
CLK
Recovery data

PD 提供輸入的Data以及來自
提供輸入的 以及來自VCO的時脈訊號
以及來自 的時脈訊號，
的時脈訊號，它提供在時脈
與數據之間相位差的值之輸出訊號，
與數據之間相位差的值之輸出訊號，基於這個訊息，
基於這個訊息，CDR迴
迴
路能調整時脈使其與輸入的Data一致
路能調整時脈使其與輸入的 一致。
一致。
Hogge Phase Detector Waveforms
 Charge Pump
Charge Pump

m5 m6
m11
m14 UP

←充電泵提供了將兩個數位訊號Vx和
充電泵提供了將兩個數位訊號 和
m7 m8 m19
Ip m12 m15
轉換成與輸入訊號相位差等比例的
Vy轉換成與輸入訊號相位差等比例的
Vctrl
電流訊號。
電流訊號。
C
m2
m13 m18
m1 m9

m10 m20
m17
m3 m4 DN
m16

→為了解決在up與
為了解決在 與down切換 切換
時造成的Change
時造成的 效
Injection效
應所產生的spike，
應所產生的 ，分別在up
分別在
與down串接上了
串接上了nmos與
串接上了 與
，來解決問題。
pmos，來解決問題。
 Low Loop Filter

因VCO本身是一
本身是一Frequency
本身是一 電路，
電路，很容易會把雜訊
Modulation電路
調變成為頻率N‧
調變成為頻率 ‧fref旁的
旁的spurious雜訊
旁的 雜訊，
雜訊，所以需要一個高階濾波器
來抑制雜訊，
抑制雜訊，再將處理過後的訊號送往VCO。
再將處理過後的訊號送往 。
Voltage Control Oscillator

←其振盪的頻率或重覆的比例
會隨著電壓的不同而改變，
隨著電壓的不同而改變，這
個特性可以用來將調變訊號當
做壓控振盪器的輸入而產生不
同的調變訊號。
同的調變訊號。

Delay Cell

Vin2- Vin2+

→以電壓輸入來用來控制振
電壓輸入來用來控制振
盪頻率的電子振盪電路。
盪頻率的電子振盪電路。
Vcont
Vout- Vout+

Vin1+ Vin1-
Voltage Control Oscillator 模擬圖

Vctrl=1.75V
Frequency=4.80M
Conclusion

←當VCO所產生
所產生
的時脈信號和輸入訊
號的相位一樣時，
號的相位一樣時，這
就是還原的時脈；
就是還原的時脈；

而還原的資料即
是在Hogge’s
是在 中
PD中
經由第一級
Data經由第一級
所還
D-FlipFlop(Vb)所還
原的資料訊號。
原的資料訊號。
 Reference
【1】劉深淵、
劉深淵、楊清淵 【2】蕭培墉、吳孟賢
鎖相迴路 Hspice積體電路設計分析與模擬導論
Hspice積體電路設計分析與模擬導論

【3】Behzad Razavi
Challenges in the Design of High-Speed
Clock and Data Recovery Circuits

【4】Behzad Razavi
Design of Analog CMOS Integrated Circuit

【5】 Chan-Hong Park、

、Beomsup Kim
A Low-Noise , 900MHz VCO in 0.6-um CMOS
Add Your Company Slogan

Thank You!
L/O/G/O
www.themegallery.com