A VI MẠCH 74LS373

1. Giớ thiệu:
Vi mạ ch 74LS373 là loạ i vi mạ ch chố t truyền qua 8 bit cù ng đệm 3 trạ ng thá i. Thườ ng đượ c
dung để tá ch và chố t địa chỉ, phâ n kênh,đệm BUS cho CPU,

2.
Tách và chốt
địa chỉ

Chức năng: Vi mạch 74LS373

Phân kênh và
đêm BUS cho 74LS373
CPU
Làm cổng
I/O

 Nhằ m mụ c đích là m giả m số châ n củ a vi mạ ch CPU→dồ n kênh tín hiệu trên cù ng mộ t

châ n→47LS373 sẽ tá ch và tá i tạ o lạ i tín hiệu gố c cho cá c BUS độ c lậ p (BUS địa chỉ và BUS
dữ liệu)
 Tá c dung phâ n kênh và đệm BUS:
o Cá c BUS địa chỉ và dữ liệu dù ng chung
o Nâ ng cao khả nă ng tả i củ a BUS
 74LS373 là 1 trong cá c chíp MSI thườ ng dung là m cổ ng I/O.
 Khi số lượ ng cổ ng ít và cố định ra hay cổ ng và o và địa chỉ củ a nó .
 Hoạt động của IC
74LS373 trong CPU
8088

Sử dụng IC
74LS373 làm
cổng ra

3. Đặc điểm:
 Vi mạ ch 74LS373 là loạ i vi mạ ch chố t chuyền qua 8 biet cù ng đệm 3 trang
thá i. Đệm và chố t đượ c điều khiển độ c lậ p bằ ng các đầ u và o điều khiển
khá c nhau là :
o /OC(Output Contro): điều khiển cổ ng đệm
o Dò ng cung cấ p: 24mA

Bảng chân lý của IC 74LS373

Điều kiện vận hành khuyến nghị ‘LS373

Các thông số dòng điện mặc định của IC 74LS373

Đặc điểm chuyến mạch ‘LS373 tại Vcc=5V và TA=250C

 Sơ đồ cấu tạo IC 74LS373

4. Cấu tạo:

Bảng logic IC 74LS373

 Vi mạ ch bao gồ m cá c vi mạ ch chố t và cá c vi mạ ch cổ ng 3 trạ ng thá i
 Vi mạ ch nà y thườ ng đượ c dù ng để chố t địa chỉ trong má y PC/XT và chố t
dữ liệu trong cá c ứ ng dụ ng ghép nố i má y tính
 Có 2 đườ ng tín hiệu điều khiển là /OE và LE.
Kích thước vật lí (H1)

Kích thước vật lí (H2)

Kích thước vật lí (H3)

Kích thước vật lí (H4)

 5.Hoạt động:
 Để phâ n kênh cho bộ vi xử lý 8088 ngườ i ta dù ng hai vi mạ ch chố t
74LS373, mộ t chố t kênh cho cá c cá c tín hiệu AD7 – AD0, mộ t phâ n
kênh cho cá c tín hiệu A19/S6 – A16/S3. Sơ đồ nố i ghép như sau:

Phân kênh
cho vi xử lí
8088

 Muố n nâ ng cao khả nă ng tả i củ a cá c BUS để đả m bả o nhậ n việc nuô i cá c

mạ ch bên ngoà i, cá c tín hiệu và o ra CPU phả i đượ c khuếch đạ i thô ng qua cá c
mạ ch đệm mộ t chiều hoặ c hai chiều vớ i cá c đầ u ra thườ ng hoặ c đầ u ra ba
trạ ng thá i.
 Đệm BUS cho 8088: cá c chố t 74LS373 cũ ng đó ng vai trò bộ đếm BUS cho
cá c BUS đượ c phâ n kênh.

Đệm BUS
cho vi xử lí
8088
 B – MẠCH GIẢI MÃ ĐỊA CHỈ

1)Giới thiệu:
 Mụ c đích củ a giả i mã địa chỉ là để xá c định đượ c ô nhớ hay thiết bị
ngoạ i vi mà CPU cầ n là m việc.
 Khố i giả i mã địa chỉ có nhiều đầ u và o châ n địa chỉ có thể kết hợ p mộ t
số tín hiệu điều khiển và có mộ t hoặ c nhiều đầ u ra giả i mã địa chỉ.
 Tín hiệu đầ u ra củ a bộ giả i mã địa chỉ có thể là mứ c thấ p (LOW) hoặ c
mứ c cao (HIGH)

Bộ giải mã
2)Chức năng
 Chứ c nă ng đầ u tiên củ a bộ giả i mã là tạ o ra tín hiệu kích hoạ t RAM,ROM
hay cá c cổ ng giao tiếp cầ n thiết cho hoạ t độ ng tạ i mộ t thờ i điểm củ a hệ
thố ng. Thứ hai, giả i mã địa chỉ có chứ c nă ng đả m bả o rằ ng tạ i mộ t thờ i
 điểm chỉ mộ t thiết bị đượ c cho phép trao đổ i dữ liệu thô ng qua BUS dữ
liệu.
 Trườ ng hợ p 1: khi cầ n xá c định tầ m địa chỉ hoạ t độ ng củ a mọ t bộ nhớ
ngoạ i vi →cầ n có mạ ch giả i mã địa chỉ:

 Trườ ng hợ p 2:khi bộ nhớ (ROM hoặ c RAM) hoặ c ngoạ i vi có dung lượ ng
lớ n đượ c kết hợ p nhiều bộ nhớ hoặ c ngoạ i vi có dung lượ ng nhỏ lạ i vớ i
nhau→nhằ m xác định chính xá c địa chỉ củ a từ ng bộ nhớ hoặ c củ a từ ng
ngoạ i vi trên toà n bộ khô ng gian nhớ :

3)Phân loại:
 Dự a và o thà nh phầ n mạ ch giả i mã :
o Sử dụ ng mạ ch Logic cơ bả n (AND,NAND,OR,NOR và biến tầ n)
o Sử dụ ng mạ ch giả i mã có sẵ n (mạ ch giả i mã ROM,74-139 mạ ch giả i
mã và o 2 ra 4, 74-138 mạ ch giả i nã và 3 ra 8,…)
o Sử dụ ng cá c mả ng logic lậ p trình (GAL,PAL)
 Dự a và o quy mô (số lượ ng bít địa chỉ đượ c dù ng ) củ a mạ ch giả i mã :
o Giả i mã toà n phầ n (Full address decoding): Mỗ i ngoạ i vi đượ c gá n
cho mộ t địa chỉ duy nhấ t. Tấ t cả cá c bít địa chỉ đượ c dù ng để định
nghĩa vị trí đượ c tham chiếu.

Mạch giải mã toàn phần

 Giả i mã mộ t phầ n(Partial address decoding): Khô ng phả i tấ t cả cá c
bít đượ c dù ng cho việc giả i mã địa chỉ. Cá c ngoạ i vi có thể đáp ứ ng
cho trên mộ t địa chỉ. Phương phá p là m giả m độ phứ c tạ p trong mạ ch
giả i mã địa chỉ. Thô ng thườ ng cá c hệ thố ng nhỏ sử dụ ng giả i mã mộ t
phầ n.

Mạch giải mã một phần

4) Hoạt động
 Nguyên tắ c củ a bộ giả i mã địa chỉ:
o Tín hiệu điều khiển :IO/M dù ng để phâ n biệt đố i tượ ng mà CPU chọ n
là m việc là bộ nhớ hay thiết bị và o ra.
  Tín hiệu địa chỉ :là cá c bít địa chỉ có quan hệ nhấ t định đến việc chọ n vỏ
ở đầ u ra.
o Thô ng thườ ng khi thiết kế mạ ch giả i mã ngườ i ta thườ ng tính dô i ra
để dự phò ng, sao cho sau nà y có thể tă ng them dung lượ ng bộ nhớ

Sơ đồ nguyên tắc mạch giải mã

 Giả i mã địa chỉ bằ ng cá c mạ ch Logic:
o Ví dụ mạ ch giả i mã đơn giả n cho EPROM 2761-1 dung lượ ng 2Kx8
có địa chỉ nằ m trong khoả ng FF800H-FFFFFH.
o Số châ n địa chỉ trong CPU 8088 là 20 châ n đá nh số từ A0 đến A19.
Trong mạ ch giả i mã nà y, ERPROM dung lượ ng 2KB→sử dụ ng 11 bít
địa chỉ thấ p từ A0 đến A10 để chọ n từ nhớ trong ERPROM. Cá c bít
cao cò n lạ i A11 đến A19 kết hợ p vớ i xung IO/M (đã đượ c đả o) để tạ o
xung chọ n cho vỏ cho 2kb đặ t tạ i vù ng nhớ cao nhấ t củ a CPU 8088

Giải mã địa chỉ dùng mạch logic

 Giả i mã địa chỉ sử dụ ng vi mạ ch giả i mã nhiều đầ u ra:
 Mạch giải mã vào 2 ra 4 và vào 3 ra 8
 Ví dụ : Giả i mã dù ng mạ ch giả i mã kiểu 74LS138 (mạ ch giả i mã và o 3 ra 8)

Bảng chân lý
 Hoạt động của mạch giải mã kiêu 74LS138
5)Thiết kế
 Mạ ch giả i mã địa chỉ:
o Dù ng cổ ng logic (AND, OR, NOT…….)
o Dù ng mạ ch giả i mã (74LS138, 74LS1154,…..)

Cấu trúc tổng quát

 Quy trình thiết kế
Bước 1: xá c định số lượ ng vi mạ ch nhớ cầ n thiết có đượ c dung lượ ng bộ nhớ
như yêu cầ u.
Bước 2:xá c định số đườ ng địa chỉ cầ n thiết cho từ ng vi mạ ch nhớ
Bước 3: lậ p bả ng đồ nhớ để xá c định chính xác (tầ m địa chỉ ) củ a từ ng vi mạ ch
nhớ trong toà n bộ khô ng gian nhớ .
Bước 4: chọ n lự a phương á n thiết kế mạ ch giả i mã địa chỉ (dù ng cổ ng logic hay
dù ng mạ ch giả i mã )
Bước 5:thiết kế mạ ch giả i mã theo phương á n đã chọ n. Lậ p bả ng trạ ng thá i củ a
mạ ch giả i mã .
 Nếu dù ng cổ ng logic
o Dù ng bìa karnaugh để đơn giả n hó a trạ ng thá i cá c ngõ ra →hà m số
Boolean củ a cá c ngõ ra mạ ch giả i mã địa chỉ
 Nếu dù ng vi mạ ch giả i mã
o So sá nh trạ ng thá i bả ng vi mạ ch giả i mã vớ i bả ng trạ ng thá i củ a
mạ ch giả i mã →thiết kế mạ ch
Bước 6:Kết nố i mạ ch giả i mã và o hệ thố ng