Bài 1:

1. Bộ Full_ader 4bit
Được thực hiện dựa trên ghép nối 4 bội full_adder 1 bit với nhau:

2. Mux 4_1

3. Ripple Carry counter

Dựa trên ghép nối 4 T-FF với nhau
Truth Table T-FF:
Previos Next
T Q Q’ Q Q’
0 0 1 0 1
0 1 0 1 0
1 0 1 1 0
1 1 0 0 1

Khi có xung điều kiển thì trạng thái tiếp theo sẽ đảo ngược so với trạng thái hiện tai.
Khi không có xung điều kiển thì trạng thái tiếp theo giữ nguyên trạng thái hiện tại
Kết quả:
 4. Gray code Counter

Giải thích:
• Cứ tại sườn âm của lock, tín hiệu q0 lại đảo một lần ( 0 -> 1 hoặc 1 -> 0)
• Cứ tại sườn âm của q0, tín hiệu q1 lại đảo một lần
• Cứ tại sườn âm của q1, tín hiệu q2 lại đảo một lần
• Cứ tại sườn âm của q2, tín hiệu của q3 lại đảo một lần
-> Tạo thành bộ đếm

Bài 2:
1.

Các đặc điểm:

 • Bên trái của phép gán luôn là một đại lượng vô hướng hoặc một vector các đại lượng
vô hướng
• Khối contious assign luôn active, tức là khi thay đổi gái trị của các biến bên phải thì
giá trị của vế trái ngay lập tức được cập nhật
• Các toán hạng ở phía bên phải có thể là thanh ghi, nets, hoặc hàm. Thanh ghi có thể là
một đại lượng vô hướng hoặc vector
• Thời gian trễ có thể được thể hiện qua phép gán cho các đơn vị thời gian. Giá trị đó
được sử dụng để kiểm soát thời gian khi mạng được gán giá trị để tính toán
2.
Biểu thức là một cấu trúc kết hợp giữa toán tử và toán hạng để tạo ra một kết quả

Toán hạng có thể là bất kỳ một trong các kiểu dữ liệu được định nghĩa trong Kiểu dữ liệu.
Một số cấu trúc sẽ chỉ nhận một số loại toán hạng nhất định. Toán hạng có thể là hằng số, số
nguyên, số thực, lưới, thanh ghi, thời gian, bit-select (một bit của vector net hoặc một thanh
ghi vector), part-select (bit được chọn của vector net hoặc register vector), và bộ nhớ hoặc
hàm.

Các toán tử hành động trên các toán hạng để tạo ra kết quả mong muốn. Verilog cung cấp
nhiều loại toán tử khác nhau.

3.
Ví dụ: