ĐẠI HỌC QUỐC GIA TP.

HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN – ĐIỆN TỬ

MÔN HỌC: Kỹ thuật số

BÀI TẬP LỚN HỆ TỔ HỢP

Giảng viên : Nguyễn Trọng Luật

Lớp lý thuyết : L06
Danh sách thành viên và đánh giá công việc

Họ và tên MSSV Bài làm Mức độ làm việc

Nguyễn Nhật Nguyên 2010460 2b,2c 100%
Võ Văn Nam 2010433 1b,2b 100%
Phạm Minh Phát 2010505 2a,2c 100%
Trương Việt Anh 2012472 1a,2a 100%

TP. HỒ CHÍ MINH, NĂM 2021

 BÀI TẬP LỚN HỆ TỔ HỢP

1. Một mạch tổ hợp có 3 ngõ vào x, y, z và 2 ngõ ra S, C với quan hệ như sau:

S = x  y’  z
C = xy + z ( x’  y )
a. Thực hiện mạch bằng IC 74138 và cổng AND 2 ngõ vào.
b. Thực hiện mạch bằng ROM.
Bài làm
a. Lập bảng chân trị:
S = x  y’  z
C = xy + z ( x’  y )

X Y Z S C
0 0 0 1 0
0 0 1 0 1
0 1 0 0 0
0 1 1 1 0
1 0 0 0 0
1 0 1 1 0
1 1 0 1 1
1 1 1 0 1

Từ bảng chân trị ta suy ra biểu thức của hàm S và C theo dạng POS:
𝑺(𝒙, 𝒚, 𝒛) = 𝚷(𝟏, 𝟐, 𝟒, 𝟕)
𝑪(𝒙, 𝒚, 𝒛) = 𝚷(𝟎, 𝟐, 𝟑, 𝟒, 𝟓)
b. Bảng nạp ROM:

A2 A1 A0 D1 D0
0 0 0 1 0
0 0 1 0 1
0 1 0 0 0
0 1 1 1 0
1 0 0 0 0
1 0 1 1 0
1 1 0 1 1
1 1 1 0 1

Mạch thiết kế hàm F bằng ROM 8x2 (bit):

Cấu tạo nội ROM 8x2 (bit):

2. Thiết kế mạch so sánh 2 số nhị phân 2 bit A1A0 và B1B0, ngõ ra F = 1 nếu và chỉ nếu
(A1=B1 và A0=B0).
a. Thiết kế mạch trên bằng 1 bộ dồn kênh 8 sang 1 và vài cổng NOT (nếu cần)
b. Thiết kế mạch trên bằng 1 bộ dồn kênh 4 sang 1 và cổng cần thiết.
c. Thiết kế mạch trên chỉ bằng bộ cộng HA.

Bài làm
Bảng chân trị:
A1 A0 B1 B0 F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

a. Từ bảng chân trị, biểu thức của hàm F dạng SOP là

𝑭(𝑨𝟏 , 𝑨𝒐 , 𝑩𝟏 , 𝑩𝟎 ) = 𝚺(𝟎, 𝟓, 𝟏𝟎, 𝟏𝟓)
= ̅𝑨̅̅̅𝟏 . ̅𝑨̅̅̅𝟎 . ̅̅̅̅
𝑩𝟏 . ̅̅̅̅
𝑩𝟎 + ̅̅
𝑨̅̅𝟏 . 𝑨𝟎 . ̅̅̅̅
𝑩𝟏 . 𝑩𝟎 + 𝑨𝟏 . ̅̅
𝑨̅̅𝟎 . 𝑩𝟏 . ̅̅̅̅
𝑩𝟎 + 𝑨𝟏 . 𝑨𝟎 . 𝑩𝟏 . 𝑩𝟎
= 𝒎𝟎 . ̅̅̅̅ 𝑩𝟎 + 𝒎𝟏 . 𝟎 + 𝒎𝟐 . 𝑩𝟎 + 𝒎𝟑 . 𝟎 + 𝒎𝟒 . 𝟎 + 𝒎𝟓 . ̅̅̅̅ 𝑩𝟎 + 𝒎𝟔 . 𝟎
+ 𝒎𝟕 . 𝑩𝟎
Trong đó: 𝒎𝒊 (𝒊 = ̅̅̅̅̅𝟎, 𝟕) là các minterm của hàm Boole ba biến 𝑨𝟏, 𝑨𝟎, 𝑩𝟏 và 𝑨𝟏 là
biến có trọng số cao nhất, 𝑩𝟏 là biến có trọng số thấp nhất.
 b. Thiết kế mạch trên bằng 1 bộ dồn kênh 4 sang 1 và cổng cần thiết.

A1 A0 B1 B0 F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
⟹ 𝒎𝟎 . ̅̅̅̅
𝑩𝟏 . ̅̅̅̅
𝑩𝟎
A1 A0 B1 B0 F
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
⟹ 𝒎𝟏 . ̅̅̅̅
𝑩𝟏 . 𝑩𝟎
A1 A0 B1 B0 F
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
⟹ 𝒎𝟐 . 𝑩𝟏 . ̅̅̅̅
𝑩𝟎
A1 A0 B1 B0 F
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
⟹ 𝒎𝟑 . 𝑩𝟏 . 𝑩𝟎

⟹ 𝑭(𝑨𝟏 , 𝑨𝒐 , 𝑩𝟏 , 𝑩𝟎 ) = 𝒎𝟎 . ̅̅̅̅
𝑩𝟏 . ̅̅̅̅
𝑩𝟎 + 𝒎𝟏 . ̅̅̅̅
𝑩𝟏 . 𝑩𝟎 + 𝒎𝟐 . 𝑩𝟏 . ̅̅̅̅
𝑩𝟎 + 𝒎𝟑 . 𝑩𝟏 . 𝑩𝟎
̅̅̅̅̅
Trong đó: 𝒎𝒊 (𝒊 = 𝟎, 𝟑) là các minterm của hàm Boole hai biến 𝑨𝟏, 𝑨𝟎 và 𝑨𝟏 là biến
có trọng số cao nhất, 𝑨𝟎 là biến có trọng số thấp nhất.
 c. Sử dụng bộ cộng HA:

74138 MUX 8->1

D0 MUX 4->1
A Y0 D1
B Y1 D2
D0
C Y2
Y3 D1
Y4 Y3 D2
G1 Y5 D3
G2A Y6 D4 Y
D5
Y
G2B Y7
D6
D7 Y3
D3
S0