ORT2 - Dokumentacija

UNIVERZITET U KRAGUJEVCU
FAKULTET INZENJERSKIH NAUKA
OSNOVI RACUNARSKE TEHNIKE 2
Dokumentacija za projekat
Smart Security System

3S
Student: Profesor:
Boban Sreckovic Dr Aleksandar Peulic
Kragujevac, 2016/17.
Fakultet inženjerskih nauka Boban Sreckovic
Sadrzaj:
1. Uvod......................................................................................................................................................... 3
2. Analiza i definicija zahteva ...................................................................................................................... 4
2.1 Cilj projekta ....................................................................................................................................... 4
2.2 Specifikacija sistema .......................................................................................................................... 4
3. Projektovanje sistema .............................................................................................................................. 5
3.1 Arhitektura sistema ............................................................................................................................. 5
3.2 Planiranje sistema .............................................................................................................................. 5
3.3 Analiza troskova sistema ................................................................................................................... 5
4. Implementacija sistema ............................................................................................................................ 5
4.1 Verifikacija sistema ........................................................................................................................... 5
4.2 Princip rada ........................................................................................................................................ 6
5. Integracija sistema ................................................................................................................................. 13
5.1 Provera sistema ................................................................................................................................ 13
5.2 Arhitektura Digilent Nexys2 FPGA ploce ........................................................................................ 14
5.2.1 Spartan FPGA cip ...................................................................................................................... 15
5.2.2 Napajanje ................................................................................................................................... 16
5.2.3 Clock .......................................................................................................................................... 16
5.2.4 Input/Output ............................................................................................................................... 17
5.2.5 USB Port .................................................................................................................................... 18
5.2.6 PS/2 Port .................................................................................................................................... 18
5.2.7 VGA Port ................................................................................................................................... 18
5.2.8 Serijski Port ................................................................................................................................ 19
5.2.9 Memorija .................................................................................................................................... 19
5.3 Verilog modeliranje .......................................................................................................................... 20
5.3.1 Verilog kod ................................................................................................................................ 21
5.3.2 UCF kod ..................................................................................................................................... 22
6. Pogon i odrzavanje sistema .................................................................................................................... 22
6.1 Korekcija gresaka.............................................................................................................................. 22
6.2 Unapredjenje sistema ........................................................................................................................ 23
7. Primena sistema ..................................................................................................................................... 23
Page 2
1. Uvod
Projekat „Smart Security System‟ (3S) sastavljen je iz niza segmenata (podsistema koji cine jednu celinu)
cija je namena prevashodno da se pronadje sto bolje resenje za jedan od najvecih problema danasnjice –
zastita privatne svojine, u ovom slucaju vlastitog doma.
U nasem slucaju zastita se zasniva na obezbedjivanju objekta od neovlascenog pristupa (provalnika) kao i
od nepozeljnih dogadjaja koji se mogu desiti unutar tog objekta (curenje gasa, pojava dima i pozara,…).
Nepozeljni dogadjaji nastaju uglavnom ljudskom greskom (~50%) i neispravnim instalacijama (~20%),
ostatak cini mesavina prva dva razloga, dok je neovlasceni pristup objektu uglavnom provala istog i to
potpunom ljudskom (kriminalnom) namerom radi sticanje protivpravne svojine.
Na osnovu Krivicnog zakonika Republike Srbije regulisu se sva krivicna dela koja se odnose na
falsifikovanje i zloupotrebu tudjeg indentiteta ali zbog moguceg sticanja protivpravne svojine izvrsenjem
ovog dela, to se desava veoma cesto i postaje svakodnevnica u nasem drustvu. Isto vazi i za provale
odnosno neovlasceni pristup.
Upravo zbog toga je potreba za sigurnosno-bezbedonosnim merama postala ogromna sto je otvorilo
takodje i veoma veliko trziste kao i konkurenciju istih.
Naravno ovaj projekat odnosno nas sistem ne moze u potpunosti resiti taj problem, ali se njegovom
primenom drasticno smanjuje mogucnost zloupotrebe i gubitka privatne svojine priliko pojave
nepozeljnih dogadjaja. Takodje se bezbednost podize na jedan od najvisih nivoa sto korisnicima pruza
dodatnu sigurnost prilikom koriscenja ovog sistema.
U ovom radu je opisan koncept naseg sistema i sam princip rada, takodje tu su i procesi analize,
projektovanja, implementacije, integracije kao i sistem pogona i odrzavanja.
Takodje, pored ovog dela, postoji i deo koji se tice unapredjenja i prosirenja samog sistema u cilju
poboljsavanja usluga i servisa koji ovaj sistem pruza u cilju postizanja sto veceg nivoa sigurnosti u njega
kao i povecanje bezbednosti samog korisnika u ovom slucaju njegove svojine.
Page 3
2. Analiza i definicija zahteva

Sama analiza problema neovlascenog pristupa i nepozeljnih dogadjaja nam pruza mogucnost da
postavimo zeljeni cilj koji nas sistem treba ispuniti, a zatim da sve zahteve definisemo tako da na kraju
dobijemo specifikaciju naseg sistema.
2.1 Cilj projekta
Cilj naseg projekta se zasniva na tome da korisniku pruzimo odredjeni nivo zastite u vidu sigurnosno-
bezbedonosne provere pojedinih parametara prilikom pristupa odredjenom objektu, kao i proveru
pojedinih parametara koji dovode do nezeljenih dogadjaja.
Parametri provere naseg sistema su:
 Provera validnosti pristupne kartice

 Provera podudarnosti otiska prsta
 Provera prisustva dima / pozara
 Provera prisustva tecnog naftnog gasa (TNG - eng. LPG)
 Provera nivoa podrhtavanja tla / objekta
 Provera validnosti otvaranja vrata / prozora
Takodje zbog jos viseg nivoa bezbednosti nas sistem sadrzi i taster alarma, odnosno taster koji u svakom
trenutku moze biti aktiviran ukoliko dodje do zloupotrebe na bilo koji nacin.
2.2 Specifikacija sistema
Specifikacija sistema se dobija pomocu definisanja zahteva.
U nasem slucaju ti zahtevi su provere validnosti kartice, podudarnost otiska prsta, prisustva dima / gasa /
podrhtavanja, kao i validnosti otvaranja sigurnosnih vrata / prozora.
Za vrsenje ovih provera nasem sistemu su potrebni drugi sistemi kao sto su citac kartice sa ugradjenim
skenerom otiska prsta, sistem koji meri koncentraciju trazenih parametara kao i senzori stanja sigurnosnih
otvora. Naravno zbog tastera alarma potrebno je ugraditi i sistem uzbune (nalik na prekidac za uzbunu u
slucaju pozara).
Takodje potrebno je softverskim putem odrediti relaciju izmedju podsistema (medjusobno) i baze
podataka tako da nas sistem bude jedna potpuno funkcionalna jedinica.
Page 4
3. Projektovanje sistema
Proces projektovanja sistema deli definisane zahteve i postavlja ih u konacnu arhitekturu sistema. Takodje
tokom projektovanja potrebno je obraditi tri segmenta projekta koji se zasnivaju na arhitekturi i planiranju
sistema kao i na analizi troskova tog sistema.
3.1 Arhitektura sistema
Arhitektura sistema se zasniva po principu vise sistema koji ce sluziti kao podsistemi nasem sistemu.
Ovaj nacin arhitekture u osnovi sadrzi gotove sisteme i ti gotovi sistemi se implementiraju u novi sistem
pomocu logike koja se softverskim putem odredjuje.
3.2 Planiranje sistema
Planiranje sistema, zbog koriscenog nacina arthitekture, je svedeno na planiranje relacija koje ce biti
zastupljene u nasem sistemu. Te relacije se zasnivaju na medjusobno-zajednickim radom odredjenih
sistema tako da se njihov princip rada moze posmatrati kao jedna celina. Takodje potrebno je planiranje
funckionalne baze podataka koja bi sluzila kao „skladiste‟ svih informacija vezanih za parametre provere.
Na kraju je potrebno softverskim putem tu bazu podataka kao i sve (pod)sisteme sistema implementirati u
jedan uredjaj koji gledano „spolja‟ izgleda kao jedna autonomna funkcionalna jedinica.
3.3 Analiza troskova sistema
Sto se troskova tice, cena naseg sistema moze da varira. Cena varira zbog toga sto se koriste drugi gotovi
sistemi, pa i tako zavisno od kvaliteta tih gotovih uredjaja zavisi prevashodno i cena naseg sistema-
uredjaja. Takodje nasa cena zavisi i od samog korisnika zavisno od toga za sta je korisnik zainteresovan
da kupi odnosno od ponude nasih samih usluga i garancija. Za vecu i bolju analizu troskova i usluga
potrebno je izraditi potpuni biznis plan koji bi zadrzao ove aspekte.
4. Implementacija sistema
U ovoj fazi projekta sistem se posmatra kao celina koju je potrebno verifikovati uz pomoc prethodne
specifikacije sistema i kao takvu posmatranu objasniti njen princip rada.
4.1 Verifikacija sistema
Verifikacija sistema se vrsi tako sto se uz pomoc specifikacije vrsi provera svake jedinice sistema tj. da li
je svaka jedinica zadovoljena i da li je u skladu sa vec poznatom specifikacijom.
Page 5
Nasa specifikacija nam govori da je potrebno uzeti vec gotove sisteme. Proverom svakom tog sistema nas
sistem je verifikovan zbog toga sto uz pomoc svih navedenih sistema iz specifikacije moguce je
realizovati nas sistem u potpunosti koji je ujedno i u skladu sa navedenom specifikacijom.
4.2 Princip rada
Princip rada naseg sistema zahteva funkcionalnu relaciju izmedju svih sistema koji ga cine. To znaci da
svaki pojedinacni podsistem mora imati vezu sa ostalim podsistemima. (citac kartice (SecurityCard
component - SCC) - skener otiska prsta (SecurityFingerprint component - SFC) - senzor stanja
(StateSensor - SS) - „GlassBreak‟ senzor (GBS) - „Flame‟ senzor (FS) - „Quake‟ senzor (QS) -
„TNG/LPG‟ senzor (TNGS/LPGS) - dugme za alarm (AlertButton - AB).
Da bi se na sto laksi nacin upoznali sa principom rada sistema, sistem cemo posmatrati kao komponentu
sastavljenu iz cetiri dela:
 SDS (Security Door System)

 SWS (Security Window System)
 SSGS (Security Sensor Group System)
 ABS (Alert Button System)
Svaki od ova cetiri navedena sistema ima svoj princip rada koji se zasniva na istoj logici, ta logika je
takva da svaki sistem salje informaciju/signal (podatak) glavnom sistemu koji pomocu vec softverski
odredjenom logikom te podatke procesuira.
Podatak koji na kraju dobija nas „glavni‟ sistem je 8-bitni i on izgleda ovako
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
Svaki bit ima svoje znacenje za svaki pojedinacni sistem i ujedno kao takav on predstavlja odredjeno
stanje komponenata koji cine odredjeni sistem, pa se 8-bitni podatak moze posmatrati kao i trenutno
stanje odredjenog sistema koji u realnom vremenu to stanje salje glavnom sistemu koji odlucuje na
osnovu vec zadate logike sta ce dalje uraditi na osnovu tih podataka odnosno stanja podsistema.
U svakom od navedenih sistema ima deo podataka koji imaju isto znacenje i njih cemo prvo opisati.
bit7 - Glavno napajanje (PS - Power Supply)

bit6 - Sigurnosno napajanje (SPS - Security Power Supply)
bit5 & bit4 - Senzorski kod (SC - Sensor Code)
bit0 - Taster alarma (AB - Alert Button)
Page 6
Glavno napajanje i sigurnosno napajanje su dva vida mogucnosti napajanja ovog pod/sistema. Tu postoje
cetiri mogucnosti stanja, a to su (u daljem tekstu skracenice):
PS | SPS - On | On - Oba rade tj. napajanje sistema se vrsi putem glavnog napajanja ali je takodje aktivno
i sigurnosno napajanje u slucaju da iz nekih razloga glavno prestane sa radom.
PS | SPS - On | Off - Radi glavno napajanje, ali sigurnosno ne radi,sto znaci da ce sistem normalno
funkcionisati ali da u slucaju prestanka rada glavnog napajanja sistem nece raditi. U ovom stanju pozeljno
je proveriti zasto pomocno napajanje ne radi da bi se uklonila mogucnost zloupotrebe.
PS | SPS - Off | On - Radi sigurnosno napajanje i sistem normalno funkcionise, ali je glavno napajanje
prestalo sa radom. Ovde je takodje potrebno proveriti zasto glavno napajanje ne radi.
PS | SPS - Off | Off - Ne radi ni jedno napajanje sto moze biti znak zloupotrebe ukoliko sam korisnik nije
iskljucio sistem.
Senzorski kod (SC) predstavlja u svakom sistemu 2 bita podatka pomocu kojih se u glavnom sistemu
prepoznaje o kom podsistemu je rec.
Senzorski kodovi: SC | SDS 0-1 (bit5=0 ; bit4=1)

SC | SWS 1-0 (bit5=1 ; bit4=0)
SC | SSGS 1-1 (bit5=1 ; bit4=1)
Taster alarma (ABS) je takodje vec poznati sistem koji jednostavno funkcionise. Pritiskom njegovog
tastera alarm se pali (bit0 = 1), i njega je moguce aktivirati u svakom trenutku.
U narednom delu teksta cemo opisati samo one bitove podatka koji se razlikuju od sistema do sistema, ali
cemo navesti sve bitove koje taj sistem poseduje.
1) Security Door System (SDS)

bit3 - U/I komponenta - Citac kartice (SCC - Security Card Component)
bit2 - U/I komponenta - Skener otiska prsta (SFC - Security Fingerprint Component)
bit1 - Senzor stanja za vrata (SS|SD - Sensor State | Security Door)
Ulazno/Izlazne komponente kao sto su SCC (sistem koji proverava validnost pristupne kartice preko
citaca kartica - ukoliko je kartica ispravna sistem nastavlja sa daljim radom, dok ukoliko sistem prijavi
nevalidnost kartice alarm se oglasava) i SFC (sistem koji proverava podudarnost otiska prsta i kao u
Page 7
prethodnom sistemu - na osnovu ne/podudarnosti otiska salje odgovarajuci signal) su vec gotovi sistemi
koji funkcionisu po vec ustaljenom principu.
Oni funkcionisu tako sto proveravaju ulazne parametre (kartica & otisak prsta) u bazi podataka i ako se ti
parametri poklapaju sa trazenim, sistem salje potvrdan bit (bit3 & bit2 = 1) dok ukoliko se ne poklapaju
salje bit upozorenja (bit3 & bit2 = 0).
Senzor stanja je senzor koji salje signal sistemu da li su (u ovom slucaju) vrata otvorena (bit1 = 1) ili
zatvorena (bit1 = 0).
2) Security Window System (SWS)

bit3 - U/I komponenta - Citac kartice (SCC - Security Card Component)
bit2 - „GlassBreak‟ senzor (GBS - GlassBreak Sensor)
bit1 - Senzor stanja za prozor (SS|SW - Sensor State | Security Window)
Senzor stanja je senzor koji salje signal sistemu da li je (u ovom slucaju) prozor otvoren (bit1 = 1) ili
zatvoren (bit1 = 0).
U/I komponenta SCC je ista komponenta koja se koristi i u prethodnom sistemu (njen princip rada je isti
pa ga necemo ponovo opisivati) samo sto je njena namena ovde drugacija,tj. ovde sluzi da uz pomoc
SS|SW kaze da li je prozor otvoren od strane korisnika (kartica je u redu i nalazi se unutar citaca) ili je
prozor otvoren bez kartice unutar citaca sto znaci da je otvoren od strane neovlascenog lica - moguca
zloupotreba.
GlassBreak senzor je senzor koji se je postavljen na prozoru i koji moze prepoznati razbijanje stakla (bit2
= 1) - verovatna zloupotreba.
3) Security Sensors Group System (SSGS)

bit3 - „Flame‟ senzor (FS - Flame Sensor)
bit2 - „TNG/LPG‟ senzor (TNG/LPG - Tecni Naftni Gas | LPGS - Liquefied petroleum gas sensor)
bit1 - „Quake‟ senzor (QS - Quake Sensor)
U/I komponenta SCC je ista komponenta koja se koristi i u prethodnom sistemu (njen princip rada je isti
pa ga necemo ponovo opisivati) samo sto je njena namena ovde drugacija,tj. ovde sluzi da uz pomoc
Page 8
SS|SW kaze da li je prozor otvoren od strane korisnika (kartica je u redu i nalazi se unutar citaca) ili je
prozor otvoren bez kartice unutar citaca sto znaci da je otvoren od strane neovlascenog lica - moguca
zloupotreba.
FS je senzor koji je postavljen na plafonu i koji moze prepoznati da li ima dima odnosno pozara unutar
prostorije gde je postavljen (ukoliko je dim prisutan bit3 = 1).
LPGS je senzor koji se postavlja unutar prostorije gde je moguce nastati curenje TNG-a (npr. kuhinja)
(ukoliko senzor prijavi pojavu gasa bit2 = 1).
QS je senzor koji meri podrhtavanje odnosno u nasem slucaju sluzi za obavestavanje da li je zemljotres u
toku (ukoliko jeste bit1 = 1).
Svi ovi sistemi cine podsistem naseg glavnog sistema koji sadrzi softverski realizovanu logiku rada na
osnovu ulaznih parametara koji predstavlajju ovi 8-bitni podaci za njega.
Tu logiku smo realizovali pomocu programa - LogiSim.
Page 9
Page
10
Page
11
Princip rada – tabela istinitosti realizovana pomocu programa LogiSim.
→Ulazi - PS ; SPS ; SC1 ; SC2 ; AB - vec smo ih opisali u prethodnom delu, jedini „novi‟ ulazi su X1 -
X2 - X3 - oni predstavlaljaju razlicite promenljive zavisno od toga o kom sistemu je rec.
←Izlazi - a,b,c,d,e,f,g,dp (koriste se kao ulazni parametri za katode - prikazuju stanje na
displeju);an3,an2,an1,an0 (koriste se kao ulazni parametri anoda - kontrola rada displejeva).
Izlazi nam sluze da bismo pomocu njih manipulisali sa katodama,anodama i LEDiodama na ploci kako bi
nas sistem prikazao njegovo trenutno stanje.
Ukoliko sistem primi podatak takav da on ispunjava uslov da se „alarm‟ upali - na displeju ce se pokazati
slovo „A‟ koje je definisano katodama (a,b,c,d,e,f,g ; ako posmatramo slovo A kao 7-segmenti karakter,
uvidjamo da tada sve katode treba da se upale sem katode d).
Posto imamo 4 displeja (an3,an2,an1,an0), mozemo prikazati sa kog podsistema dolazi parametar koji u
nasem sistemu predstavlja uslov paljenja alarma. Drugi displej oznacava da je signal alarma dosao sa
podsistema SDS, treci displej da je dosao sa SWS dok cetvrti displej oznacava signal alarma sa SSGS.
Ukoliko se alarm oglasi pomocu tastera alarma - tada ce se na svim displejevima prikazati „A‟. Ukoliko se
dogodi slucaj da signal alarma dolazi sa nekog podsistema u isto vreme kada se aktivira i taster alarma -
onda ce se upaliti dva displeja - jedan koji oznacava o kom podsistemu je rec sa kojeg dolazi signal
alarma i drugi (uvek prvi displej na ploci) koji prikazuje da je alarm aktiviran putem tastera za alarm.
Page
12
Takodje nas sistem poseduje i nekoliko indikatorskih stanja:

1) Sistem ne radi - Pojavljuje se znak „=‟ na svim displejevima , odnosno katode g i d se pale.
2) Sistem radi pomocu glavnog napajanja - Svih 8 LEdioda svetle.
3) Sistem radi pomocu sigurnosnog napajanja - Svaka druga LEDioda svetli (4 ukupno) & na displeju se
pali katoda koja predstavlja karakter tacke „.‟ (dp).
5. Integracija sistema
Integracija sistema predstavlja integrisanje svih jedinica-delova naseg sistema u jedan finalni sistem koji
se nakom testiranja (kao jedan uredjaj) moze isporuciti nasim korisnicima.
5.1 Provera sistema
Provera sistema je uradjena pomocu Digilent Nexys2 Spartan FPGA ploce (integrisano kolo cija se
unutrasnja struktura moze konfigurisati). Vise reci o ploci i njenoj arhitekturi je opisano u narednom delu
teksta.
Page
13
Programiranje ploce je uradjeno pomocu programa ISE Design Suite-a i Adept-a. Detaljnije o
programiranju naseg sistema i integracije istog na plocu bice opisano u nastavku.
5.2 Arhitektura Digilent Nexys2 FPGA ploce
Digilent Nexys2 FPGA ploca dolazi iz Xilinx Spartan 3E porodice ploca. Ona je namenjena za
eksperimentisanje i ucenje dizajna sistema. Sadrzi USB 2.0 interfejs koji pruza brzo konektovanje na
racunar kao i lako programiranje ploce, samim tim nije potrebno kupovati skupe programatore za ovu
plocu. Moze se koristiti za razvoj prototipova produkta, obradu signala, za ucenje digitalne elektronike ali
kao i sredstvo edukacije.
U ovom delu cemo opisati par stvari vezanih za samu arhitekturu Digilent Nexys2 FPGA ploce koju smo
koristili u ovom projektu.
Nexys2 ploca poseduje:
 Procesor - Xilinx Spartan-3E FPGA 500K gate

 16 MB brzi Micron® PSDRAM (Pseudo sinhrona dinamicka memorija sa slucajnim pristupom)
 16 MB Intel® StrataFlash® Fles ROM (fles read-only memorija)
 Xilinx Platform Flash ROM
 Radi sa ISE®/WebPACK i EDK
 50 MHz oscilator, kao i slot za jos jedan oscilator koji moze da se ubaci
 Veoma efikasni nacin izbora napajanja
 Dolazi sa USB2 kablom
 Svi U/I signali poseduju ESD (Elektrostaticko praznjenje)
 USB2 napajanje, konfiguraciju uredjaja, i visoku brzinu prenosa podataka
 Na ploci se nalazi dosta U/I komponenti u koje spadaju 8 LEDioda, 4 sedmo-segmentna displeja,
4 tastera kao i 8 prekidaca.
Page
14
 60 FPGA Ulaza/Izlaza usmerenih ka konektorima za prosirenje (jedan veoma brzi Hirose FX2
konektor sa 43 signala i cetiri 2x6 Pmod konektora)
Konektori:
 USB2 port
 Hirose FX2
 Cetiri 12-pinska Pmod konektora
 VGA, PS/2, i serijski port
5.2.1 Spartan FPGA cip
Na Nexys2 ploci se nalazi FPGA (Field-Programmable Gate Array ) cip koji pruza veoma dobre
performanse i cija cena uopste nije velika. FPGA predstavlja integrisano kolo projektovano tako da se
njegova unutrasnja struktura moze konfigurisati od strane krajnjeg korisnika.
Svaki logicki blok se sastoji od logickih celija. Standardna logicka celija se sastoji od cetiri engl. Look-
Up Table, potpunog sabiraca i D flip-flopa. Svaka logicka celija ima dva moguca moda rada, normalan i
aritmeticki.
Definisanje unutrasnje strukture FPGA komponente se vrši uz pomoc HDL (engl. Hardware Description
Language) jezika ili sematskih dijagrama. Upotreba FPGA komponenti je visestruka, a osnovna je da se
moze koristiti za implementaciju bilo koje logicke funkcije.
U nasem slucaju radi se o Xilinx Spartan (trece generacije) 3E-500 FG320 (oznake XC3S500E) cipu koji
ima pola miliona kola („gate-ova‟).
Xilinx Spartan FPGA
Page
15
On se sastoji kao i svaki FPGA cip od velikog broja identičnih logickih blokova (celija),rekonfigurabilnih
veza koje omogucavaju blokovima da budu medjusobno povezani i ulazno/izlaznog bloka.
Glavne karakteristike naseg FPGA su:
Broj LABs/CLBs : 1164
(LAB - logic array block - niz logickog bloka; CLB - configurable logic block - kombinacioni logicki
blok)
Broj logickih elemenata/celija: 10476

Broj bitova RAM-a: 368640
Broj ulaza/izlaza: 190
Broj „gejtova‟: 500000
Napon: 1.14 V ~ 1.26 V
Dimenzije: 17x17(mm)
5.2.2 Napajanje
Napajanje same ploce moze biti putem USB kabla, 5-15V DC adaptera sa pozitivnim centrom, 2.1mm
zidnog napajanja ili sa baterije. Na ploci postoji mogucnost da odaberemo „dzamperom‟ koji cemo izvor
napajanja koristiti.
Nexys2 - Blok dijagram napajanja

5.2.3 Clock
Na ploci se nalazi oscilator (clock-sat) od 50MHz kao i mesto-slot za povezivanje dodatnog oscilatora.
Signali oscilatora (kao i signala sa slot za dodatni oscilator) su povezani sa ulaznim pinovima (B8 & U9)
„globalnog clock-a‟ na FPGA ploci.
Nexys2 Oscillator - Clock
Page
16
5.2.4 Input/Output
Nexys2 sadrzi nekoliko ulaza i izlaza na ploci. Sto doprinosi tome da mnogo zamisljenih dizajna mogu
biti predtsavljeni pomocu nje. Neki od njih su: 8 LEDioda, 8 prekidaca, 4 7-segmentna displeja i 4 tastera.
Izgled ulaza/izlaza na ploci
Nexys2 - Blok dijagram ulazno/izlaznih komponenti ploce
Nexys2 - Princip rada anoda & katoda
Page
17
5.2.5 USB Port
Nexys2 kao sto smo i prethodno naveli poseduje USB 2.0 port. On je baziran na Cypress CY7C68013A
USB kontorleru. Moze se koristiti da programira uredjaje ali isto tako i da salje podatke pri brzini od
38Mb/s i ujedno da sluzi kao napajanje same ploce.
Nexys2 - princip rada USB porta
5.2.6 PS/2 Port
Ploca takodje poseduje i 6-pinski mini-DIN konektor koji moze posluziti kao konektor za povezivanje
tastature ili misa. Vecina danasnjih uredjaja koji rade pomocu PS/2 porta mogu funkcionisati pomocu
3.3V, ali stariji uredjaji mogu zahtevati i do 5V napajanja. Na Nexys2 ploci postoji „dzamper‟ kojim se
moze odabrati jacina napajanja koji ce PS/2 port dobijati i ujedno koliko ce taj port „davati‟ prikljucenom
uredjaju.
Nexys2 - Objasnjenje i blok dijagram PS/2 porta
5.2.7 VGA Port
Nexys2 ploca koristi 10 FPGA signala da bi kreirala VGA port sa 8-bita koji se koriste za boje i 2-bita za
standardnu sinhronizaciju signala (jedan za HS - Horizontalna, i jedan za VS - Vertikalna).
Od 8-bitnog signala 3 bita se koriste za „crveni signal‟ (Red), 3 bita za „zeleni signal‟ (Green) i dva bita za
„plavi signal‟ (Blue) - sto na kraju rezultira RGB signalom.
Page
18
Nexys2 - Objasnjenje i blok dijagram VGA porta
5.2.8 Serijski Port
Ploca sadrzi i dvozicni serijski port koji je baziran na ST Microelectronics ST3232 naponskog konvertora.
ST3232 konvertuje nivoe signala koriscenjem RS-232 komunikacije (od -12 do -3 za logicku „1‟ i od 12v
do 3v za logicku „0‟) na signale jacine 3.3v koje koristi FPGA. Posto su samo dva signala prikljucena
(RXD i RXT - receive/transmit - prijemnik/predajnik) ovaj serijski kontroler moze samo da koristi „hand-
shaking‟ protokol (XON/XOFF). Serijski port je veoma koristan za veliki broj aplikacija.
Nexys2 - blok dijagram serijskog porta
5.2.9 Memorija
Nexys2 ploca poseduje eksterne RAM i ROM uredjaje.
Eksterni RAM je 128Mbit Micron M45W8MW16 Cellular RAM pseudo-statickog DRAM uredjaja koji
je organizovan kao 8Mbitova po 16bitova.
Page
19
Eksterni ROM je 128Mbit Intel TE28F128J3D75-110 StrataFlash uredjaj koji je takodje uredjen kao
8Mbitova po 16bitova. Unutar koga se nalazi 128 blokova koji mogu biti pojedinacno obrisani.
Nexys2 - blok dijagram memorije
Tabela povezivanja za signale adresa i podataka

Signali adresa Signali podataka
ADDR0: NA ADDR8: H6 ADDR16: M5 DATA0: L1 DATA8: L3
ADDR1: J1 ADDR9: F1 ADDR17: E2 DATA1: L4 DATA9: L5
ADDR2: J2 ADDR10: G3 ADDR18: C2 DATA2: L6 DATA10: M3
ADDR3: H4 ADDR11: G6 ADDR19: C1 DATA3: M4 DATA11: M6
ADDR4: H1 ADDR12: G5 ADDR20: D2 DATA4: N5 DATA12: L2
ADDR5: H2 ADDR13: G4 ADDR21: K3 DATA5: P1 DATA13: N4
ADDR6: J5 ADDR14: F2 ADDR22: D1 DATA6: P2 DATA14: R3
ADDR7: H3 ADDR15: E1 ADDR23: K6 DATA7: R2 DATA15: T!
5.3 Verilog modeliranje
Kao sto smo vec i naveli programiranje ploce je uradjeno putem ISE Design Suite-a i Adept-a.
Tabelu istinitosti koju smo napravili unutar programa LogiSim je potrebno „prebaciti‟ u verilog kod, koji
cemo koristiti u ISE Design Suite-u.
Kako smo pomocu LogiSim-a dobili „truth table‟ ujedno smo i pomocu opcije (unutar samog programa)
dobili izraze („expresions‟) za izlazne parametre.
Da bi njima pristupili potrebno je uraditi sledece (unutar programa LogiSim):

1. Kliknuti na tab - Project
2. Zatim odabrati iz padajuceg menija opciju - Analyze Circuit
3. Onda u novom prozoru („Combinational Analysis‟) koji vam se otvorio izaberete opciju
„Expressions‟
4. Pomocu tog taba ste pristupili jednacinama izlaznih parametara
5. Tu mozete izabrati izlazni parametar koji god hocete i za njega ce vam se ispisati jednacina.
(Detaljnije u prezentaciji - „Simple Transition - LogiSim to Verilog by Boban Sreckovic‟)
Page
20
Zatim je potrebno „prepisati‟ sve te jednacine u ISE Design Suite tako sto cete unutar jednacine na onom
mestu gde nema operatora izmedju ulaznih parametara dodati „&‟ (logicko i/and), a zatim svaki operator
„+‟ zameniti novim operatorom „|‟ (logicko ili/or). Na kraju je samo potrebno grupisati ulazne parametre
tako sto cete „proizvode‟ tj. parametre izmedju kojih se nalazi operator „&‟ - smestiti unutar zagrada
(operator „|‟ uvek stoji van zagrada - u nasem slucaju).
Kada smo to uradili sve sto je potrebno uraditi da bi se te jednacine/izrazi dodelili pojedinim izlaznim
parametrima, potrebno je uraditi samo funckiju „assign x = izraz/expression;‟ (x - izlazni parametar).
Naravno ostalo je jos odraditi UCF fajl odnosno „kod‟ koji povezuje izlazne parametre sa realnim
komponentama na ploci (prekidaci,diode,anode,katode,..). To se radi tako sto se ispisuju kodovi kao sto
je:
NET x LOC = “y”; (x - izlazni parametar ; y - oznaka komponente na ploci)
5.3.1 Verilog kod
Verilog kod naseg sistema unutar programa ISE Design Suite.
Verilog kod
Page
21
5.3.2 UCF kod
UCF kod naseg sistema unutar programa ISE Design Suite.
UCF kod
6. Pogon i odrzavanje sistema

Odrzavanje sistema obuhvata korekciju gresaka koje nisu otkrivene u ranijim fazama zivotnog ciklusa,
poboljsavajuci implementaciju jedinica sistema i povecavajuci broj servisa sistema u skladu sa
novootkrivenim zahtevima. Naravno nasim testiranjem smo otklonili mogucnost pojave gresaka dok
sistem radi u idealnom okruzenju sto znaci da u prakticnoj upotrebi moze doci do nekih malih zastoja koji
bi u sto kracem vremenskom periodu sanirali.
6.1 Korekcija gresaka
Nas sistem je testiranjem pokazao da u idealnom okruzenju ne bi trebalo imati nikakvih problema
prilikom rada ali to ne iskljucuje mogucnost pojave manjih gresaka sistema u prakticnoj upotrebi.
Zato bi se pre same prodaje korisnicima sistem ispitao u prakticnoj upotrebi i ukoliko bi je prosao bez
problema i pojave gresaka, na isti bi se izdala garancija za rad.
Page
22
6.2 Unapredjenje sistema
Sto se tice unapredjenja kao i prosirenja usluga naseg sistema, tu je prakticno moguce napraviti
neogranicen broj promena. To ujedno pruza nasem sistemu sirok opseg mogucnosti prakticne upotrebe sto
privlaci veliki broj razlicitih kupaca/korisnika.U te promene mogu spadati „spoljne‟ (dizajn) i „unutrasnje‟
(princip rada - parametri) izmene naseg sistema.
7. Primena sistema
Primena naseg sistema je moguca u velikom broju objekata gde se trazi ovakav vid sigurnosno-
bezbedonosnog sistema. Kao sto su na primer: stanovi, kuce...
Page
23

ORT2 - Dokumentacija

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

ORT2 - Dokumentacija

Uploaded by

Copyright:

Available Formats

UNIVERZITET U KRAGUJEVCU

FAKULTET INZENJERSKIH NAUKA

OSNOVI RACUNARSKE TEHNIKE 2

Smart Security System

2. Analiza i definicija zahteva

2.1 Cilj projekta

Parametri provere naseg sistema su:

 Provera validnosti pristupne kartice

2.2 Specifikacija sistema

Specifikacija sistema se dobija pomocu definisanja zahteva.

3.1 Arhitektura sistema

3.2 Planiranje sistema

3.3 Analiza troskova sistema

4.1 Verifikacija sistema

4.2 Princip rada

 SDS (Security Door System)

bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0

bit7 - Glavno napajanje (PS - Power Supply)

Senzorski kodovi: SC | SDS 0-1 (bit5=0 ; bit4=1)

1) Security Door System (SDS)

bit7 - Glavno napajanje (PS - Power Supply)

2) Security Window System (SWS)

bit7 - Glavno napajanje (PS - Power Supply)

3) Security Sensors Group System (SSGS)

bit7 - Glavno napajanje (PS - Power Supply)

Tu logiku smo realizovali pomocu programa - LogiSim.

Princip rada – tabela istinitosti realizovana pomocu programa LogiSim.

Takodje nas sistem poseduje i nekoliko indikatorskih stanja:

2) Sistem radi pomocu glavnog napajanja - Svih 8 LEdioda svetle.

5.1 Provera sistema

5.2 Arhitektura Digilent Nexys2 FPGA ploce

Nexys2 ploca poseduje:

 Procesor - Xilinx Spartan-3E FPGA 500K gate

5.2.1 Spartan FPGA cip

Xilinx Spartan FPGA

Glavne karakteristike naseg FPGA su:

Broj LABs/CLBs : 1164

Broj logickih elemenata/celija: 10476

Nexys2 - Blok dijagram napajanja

Nexys2 Oscillator - Clock

Izgled ulaza/izlaza na ploci

Nexys2 - Blok dijagram ulazno/izlaznih komponenti ploce

Nexys2 - Princip rada anoda & katoda

5.2.5 USB Port

Nexys2 - princip rada USB porta

5.2.6 PS/2 Port

Nexys2 - Objasnjenje i blok dijagram PS/2 porta

5.2.7 VGA Port

Nexys2 - Objasnjenje i blok dijagram VGA porta

5.2.8 Serijski Port

Nexys2 - blok dijagram serijskog porta

Nexys2 ploca poseduje eksterne RAM i ROM uredjaje.

Nexys2 - blok dijagram memorije

Tabela povezivanja za signale adresa i podataka

5.3 Verilog modeliranje

Da bi njima pristupili potrebno je uraditi sledece (unutar programa LogiSim):

(Detaljnije u prezentaciji - „Simple Transition - LogiSim to Verilog by Boban Sreckovic‟)

NET x LOC = “y”; (x - izlazni parametar ; y - oznaka komponente na ploci)

5.3.1 Verilog kod

Verilog kod naseg sistema unutar programa ISE Design Suite.

5.3.2 UCF kod

UCF kod naseg sistema unutar programa ISE Design Suite.

6. Pogon i odrzavanje sistema

6.1 Korekcija gresaka