Circuitos integrados digitales 1) 40-1 INTRODUCCION El circuito integrado (IC) se presenté en la Seccién 1-9, y las diversas familias logicas digitales IC se expusieron en la Seccién 2-8. En este capitulo se presentan los circuitos tlectronicos basicos en cada familia légica digital IC y se analiza su operacién eléctrica. Se supone un conocimiento basico de electrénica. Las familias logicas digitales IC que se consideran aqui son: RTL Logica de resistor-transistor DTL _Légica diodo-transistor PL Légica integrada-inyeccién TTL Légica transistor-transistor ECL _Légica emisor-acoplado MOS __ Semiconductor metal-Oxido CMOS Semiconductor metal-bxido complementario Las primeras dos, RTL y DTL, tienen s6lo importancia historica ya que rara vez seuser tahoe nuevos disefios. La RTL fuela primera familia comercial de uso exter, Sc incluye aqui porque representa un punto de partida Gil para explicar la operacion bisica de las compuertas digitales. Los circuits ‘DTL han sido reemplazadosen forma tradual por los TTL. De hecho, la compuerta TTL: ¢s und ‘modificacién de la compuerta TL. La operacién de Ia compuerta TTL sera mis facil de entender después de que se exponga la compuerta DTL. Las caracteristicas de las familias TTL, ECL y CMOS se presentaron en la SecciOn 28. Estas familias tienen un gran nimero de coosios SSI, al igual que circuitos MSI y LSI. Las familias PL y MOS tienen Mucho uso para construir funciones LSI. El circuito basico en cada familia légica digital IC es ya sea una compuerta NAND o NOR. El cireuito basico es el bloque primario de construccion mediante el 407408 cincurTos INTEGRADOS DIGITALES “arg ples. Un ego RS conse Medan dy mo. Se obtene un Je dee compuertas bane? ccgeta cee a ne jas NAND y NOR en forma usual se definen por las funeions mplementen en t&minos de variables binarias. Cuando se ating le s convenient investigar sus relaciones de enn H)y wn nivel baja figura, Esa enunciciones ben reco ManepOnme eel ands de todas las compueras en este capitulo, sts faias Wics digits por lo comin se evaldan comparando ls caracterstcas de la compuerta bia en cada familia, Las caracteisticas mda impor tants se expuseron en la Secibn 28. Agi se istan otra ver como referenda 1 Ean de slide npeciion tines de cht nar lp impulsi lida de 1a compuerta sin afecti se =i como coe ge cola mina fami Compuers NOR (2) Si cualquier entrada es ALT (©) Si rds as entra gua 104 Condens ded pus psa pos NAND y compoet as NOI ec. 102 CARACTERISTICAS DEL TRANSISTOR BIPOLAR 409 2, La dsipacin de poten sa poenia qu consume la compu a il debe estar disponible mediante el suministro de pote lal 3. BI retardo de propagacién es el para que la sefal se propague des ccambian de valor. 4. El margen de raid afectar la operacion a cmplean un tipo de transistor unipolar lamado transistor Sxido de efecto de campo, abreviado MOSFET 0 MOS. Se principia las caracteristias del transistor bipolar y las compuertas bis rmlias ogicas bipolares. Se explica después la operacién del om sus dos familias logicas. gas ee 402 CARACTERISTICAS DEL TRANSISTOR BIPOLAR, sta seccién se dedica @ revisar el transistor bipolar como se aplia alos circuitos el cireuito Bisco en las cinco fa picas bipolares, Los transistores bipolares pueden ser ‘Adem, se consiruyen ya sea con material semiconductor de getmanio.© ‘mbargos los transstores IC estin hechos con ‘La informacign bisica necesatia para ‘obtenerse mediante la inspeccin de las cu Ue silicio pe de emi jo Vee indica la caida de se indice por in cha ela ermal del emisor. El simile Vee sen Voltaje desde el galector al emisorysiemprees(a) Create interior 4 a wal bond 0s OT a ta (Cameterisias de as de based! wassiner (6) Caacterinies de coetor del wait ‘Figura 10-2 Carncteristicas del transistor apa. : se-a-emisor. Esta junta tiene bias htt adelante cuando Vg: en reversa cuando Vg es negativo: La rfc catacteitic de bse silica de Vygcomparado con dice que et ie ‘menor gue 08. Tea ne arte 0 faye corte de base. Cuando lit ipia.a elevarse, ioe ivan mayor de 6 Vuela nape tan ges YB tor que conduce rara vez excede 0.8 V- a petberemisar, junto con La linea de ergs ‘ars menor que 0.6 Vel transistor esthen com coker to abierto, En la region activa, el vols desde 0.8 hasta Kec. La cores We aproximadamente es igual alatri=t lamado ganancia de corriente ce: Lainie 20 mas bien del. cireuitoexterno coneeadot El voltaje Voea trav La grifica caract muestra en la Fig. 10-26) colector cen esta regi puede an 3 ay en rind Corriente del eolsior no depended, 40 en donde feges la cortignte maxima en cleetor que fluye durante ‘CARACTERISTICAS DEL TRANSISTOR BIPOLAR 411 tor. sto se debe a que sempre positives valor ms bj posites OV jemplo, en el inversor mostrado, la maxima Fe se obtiene al hacer ¥,=0 para 1 Tem Vee/ Re efsthon Se exablelé que Je= hyelnen cable, pero lacorrente de cokector 0, Como consecuencia, puede alcancarse una situaciin donde ‘sca mayor que fe Siesta condicion existe, entonces se dice que el tramistor etd la region de saturacidn. Por lo tanto, la condicién para saturaciin est detcrminada por la relacion: des nee mente cero en la regi6n de saturacin, pee crea de 0.7 V, Veg puede varia ee com una uncién def, Ea aregiin de saturacion Vy, pena “10.2 V. La corriente buse debe ser lo sufcientement ite ro. SiVayesmayor que06 Vl transistor puede ‘cin, Se caleula la corrente de base, suponiendo ue Ve 0.7 V, Entonces 86 rrientedecolctor Teg suponiendo Vee™ 0.2 V. Estos cileulos estarin en rua et Paes ios a al a0 ae ET cease ee ‘nate os-07 S08 feo hale Sein 07-08 2 te > tess cone, os Ue a Se sapone que Fag 9 078 ena desatracin,412, CIRCUITOS INTEGRADOS DIGITALES aplicados ys valores de resistor. Entoness, sa corriente de base eso ensa pata que y > Icg/hpes€ deduce que el transistor est ef lacorriente de base es més} Se rece 2 esti en la regidn activa y de brely- >, considérese el citcuito im Veo = 5V (suministro de voltje) H = SV (voltaje deri L = 02V (voltae de nivel bajo) a i oa) x “rambo adapta © oe ea eno odo rai) 87 (e) Caracas dl odo Con voltaje de entrada V,= 1 =0.2 V, se tiene que Vgp < 0.6 V yelty (0) Simbolo grfico del diodo «std en crt. El eirutoeoecor-emisor se eomporta com un creo bene modo que el voltaje de salida V, = $V =H. S one votajedeenrada¥,~ H= SV, deduce que Vag > 0.6, Sapo ‘Que Vp_= 0.7, se calcula Ia corriemte de base , Figra 10-3. Sinbolo y craters del to. saxt-emio un iranssrEntonzes pu concline qu un dodo xt apgadey Sr a este Fest gued.6V. Chant did oo are Tpflge en la crest que se muestra cna Fig. 10-6) Y Sond, cor madmente en 0.7. Debe proporconarie impr un reor FE apr a coriente nun diodo qe conduct. ya. qu su oa eran Sveptablemente constante en una fraccion de un vol Var $= 07 SAMS aaa suponiendo Veg = 0.2 V, es: 1 La corriente méxima de col Veo Vee _ 5-02 bins "Maree Siemens 10-3. CIRCUITOS ATL Y OTL. : Compuerta basica ATL our ‘en la Fig. 10-4. Cada entr sti asociada con un st i. Losnivels de vtajedel reito00 tie pte 9 sigue procedimiento siedelacompueraRTLesal el to causa que la slid Sea balay Es q as tometer erties de los transistores se el transistor estd saturado ye volta aque 0.195 > 0.096, Seconclayenie V, = Vee= 0.2 V = L, Porconsiguee siguientes. Esto se hard mediante un ais itaciones numéricas especificas El andliss * se dejan como ejercicios en ta secciin fe de suministro Vec~ Est0 a compuerta NOR. Obsér- 6506-02 =04 V. pore valor del voltae puet= ls Un odo IC por osm sonectado a ve a empleado pare represen Tuido para la seal aja d Sompuera RTL sth ee ‘salida con entradas de _ scare Eats por et Fon 1) aos “0 vese que el margen deLogica de alto umbral-HTL. es deben operar en un ambiente q s. Para la operacion en tales me de salida Q2 estd saturado. ‘La seta de in negativa) para apagar el transistor Poe ‘on wenn pep 1. ya que se reduce el rea de rite eemparado dem circuito. El rasste pap, aie sem Leercrads ta bse de ana compera dads ata como na care ecole paca stray eompuertas i extn conectadas a su bse ‘ ea bs ‘cuando s¢ conecta a otf pal vemtaja es a al puede lograrse en una i ue se coloquen mis: Como consecuenca, disponible en pag La compuerta basica unas pocas diferencias pr se elimina jumo sida de empague de comput ie astilla (chip) semiconductor. Esto pemit la para formar funciones digitale compl fe para funciones LSI Noes ror pp atin cai sistores FL usan colestoes miles en ga iduales empleados en la RTL, 7 — 8 sem o de la compuerta bisa FL las, El circuito bu 0 Vag. A diferencia & facion de la ‘cuando petmanece sola, Debe mostrarse ue tenga En la Fig. 10: on otras compuertas en su entrada la entrada para la co ompuerta bisica bilsica actia como una carga que inyecta eon a Fgura 5 Compuera HL bic de Q2. Uno del “7(©) Cuca ceuivene compuerascon as ened y ompoerta PL bss. : asaya say eas (@) Diagama peo “le es 0.105 LOGICA DE TRANSISTOR-TRANSISTOA (TTL) omo se presenta en a Fig. ransstores pop Thy sores delos transistors npnestinconectadosala base 0-5 LOGICA DE TRANSISTOR-TRANSISTOR (TTL) compuerta original bisiea TTL fue una mejoraligera sobre la compuerta DTL forme progres la tecnologia TTL, se agregaron m sionals al punto en {que esta familia Liga leg6 a sr el tipo de uso mas amplio ene disco de sistemas ales, Hay muchas versiones (0 "se TTL. Los nom ¥ caractersticas de cinco versio es de retando de propagacin y disipacién de ‘importante tin producto del retardo de propagacién y la disip picojoules (pJ). Un valor bajo de este pare es uni spazaciOn puede lograrse sin dsipacion ex producir compuertas co propagacion de una rd de props a fcc eo aoe ceninyeerearode Seip sopostoeisimpromoerunaakadpacinde preys gla ee ‘ tro de potencia. La velocidad de ta compuerta es inversamente proporciona ‘Ena compuerta TTL de baja pot «que en la compuerta estindar para redci la 2 Ness 1 (©) Diagrams de cicito Coneines pas eae compucrtas PL a0 Nomis Abeviatura TEL estindar Tm. ‘TTL aja poteneta ut TLalta povencia Snr FTL Schottky Schottky de baa persia LSTTL420 ciRCUITOS INTEGAADOS DIGITALES «ode propagacion, Con la compuerta TTL de alta velocidad, os yal tee 5¥ = jo de propagacién, pero se, ; cién de potenca. La versign TTL Schotthy de baja potenciasaerifica idad para reducit la disipacién de potncia. Es casi igual a la con estindar en el retardo de propagacién, pero slo tiene una quit le potencia. Tiene el mejor producto velocidat la versién de mis uso en los nuevos las versiones TTL esti dis Figura 131 Compu TTL de colestor aio, ida de eolector abierto ida en post ida de tres es conecta un resistor externoentrelasalida 10 si no. resistor) ‘son altas tanto Q2.como Q3 conducen y se saturan. EL ‘entajede base de Ql es igual al voltae a través de su junta pr basecolecon ‘caidas V gg en Q2 y Q3,0cerea de0.73=2 ipos de saldas se considerardn junto con la descripci6n del circuit sca TTL, ‘Compuerta can salida de colector abierto Lacompuerta bisica TTL que se mvcsra nia Fig. 10-1 esuncreuito mai de rset, se ice qua junta bse color de Q etn como ut la compuerta DTL. Los emisores milipls en el transistor 1 estan conetad “ em ida, Estos emisores se comportan a mayor parte del tiempo como ls dod entrad «& DT yagueforman una junta pn con st base com basecolector del 1 actia como otro diodo de junta pn correspondigite a r Q2reemplaza el segundo d ela compuerta TTL se toma dl colector able ectado a Vocal paguete IC para undo 03 se apagazen otra forma, las Se dar la razén parano peoporcionatel cn la compueria DTL. La 3. Debe insertarse un salida se" acta como un cireui ‘resistor en forma interna Los dos niveles de voltae durante ut nel tempo dealiacenamisnto del DIL. EI resultado «3 una reduc on comparason con vs de la cc ‘TTL son 0.2 V para el nivel bajoy de 0 8 una compuerta NAND, Sicualguet la junta correspondiente buse-emisor en Qt tiene tendencia haga a base de Qt es igual al voltae de entrada de 0.2 V nis UB ode que 03 ice la conduacin, a trayectOrA Potencial de una caida en diodo en la junta pi d lasV gp 8V. Ya que la basede@! sist de sala no puede condos) -TTL operardsinel esr enero “TTL, aungue eto 0 Compustat un ns nota TTL 3ecomona a eta eu de io psec a422 ‘CIRCUITOS INTEGRADOS DIGITALES lector tendr una trayectoria de Corrente suministrada por vel resistor de 4K, y la junta 0 um relevador, realizando lépica alambrada y para ‘truccién de un sistema de bus comtin. Una salida de eolector abierto py tuna lampara colocada en su salida através de un resistor limitador. Cuando| ado Q3 forma una trayectoria para la corrente qu de salida etd apagado, la Kimparaseapaga; ade colector abierto TTL sigan oa {AND slambrad, Reeve tanga to a de said conduc, olga sq a stambrada lead cab con compuetas TTL de coleto sb +12 llamado fic en (a) mae emo deen seas sinolo giz pa dn core ronectar juntas las ‘dos salidas se denomina funcién *¢ dibuja con las lineas pasando a través del dun ompoct comes ea dt ot uacompuenaacaineeooncciee i pra conoid, Lafaneoe sm nha Fig oars opeaclon AN compuertas NAND: ane ” ial ‘a » YS (ABy (Coy = (4B + Coy Se prefiere la segunda expresién ya que muest un opracin qu se mie meme como ua funcién AND-Of ave ae Scag 9 ea eaten = earn Se eeeeenecsttarmern ea ‘on faciidadestasftal ota vex para ida de wna compacta po lo comin uns ‘La carga capacitiva consta de la capa424 CIRCUITOS INTEGRADOS DIGITALES se6 1055 LOGICA DE TRANSISTOR-TRANSISTOR (TTL) 425 cop de es compuets del banico de slid» coli ado. Cuando la salda eambia de estado bao a vaya o> strain oe icapetiay carga cuponensalmente desde el sve Bajo al vole Ses de ipiglo Raa compra decker, sda externo mando Ry Fara valores pcs deopeacion de C= IS phy Ry Teds de propeptide un computa de cectr slo TT dora de apngada r=. Con on m una constante de tempo RC. Pero en este caso Res mncia de saturacin de Q4, mas la resistencia del diodo, para un 1509, Este valor de Res mucho menor que la resistencia 10 de colectorabierto. Como consecuencia a bajo mucho mis ripida ‘onforme se actmul Ba cay ite en 4 disminuye, Hevando el tra ‘con los otros teansistores, Q4 esti en jonario. El valor final del voltje de slida entonces es SV. ea de 3.6 V, ‘aumenta la disipacién de potenci La conexin de Logica alam! ‘totem, Cuando dos postes totem se alambran juntos con as alta y la salida de la segunda compuerta en aj fetirada puede producir suficiente calor para dafar los (ease el Problema 10-7), Algunas comps iad de cortiente que faye bajo esta condicion. En cual feolector en Ta compuerta en baja pucde ser dentro dla repién activa y producir un v Iambrada mayor de 0.8 V, lo cual no es una seal TTL. ada no se peritectic dein pst Compuarta TTL Schottky ‘Como se mencioné antes, una reducci6n en el tuna redueci6n del etardo de propagacion. Es que un transistor salga de ‘im de encendido ala con: or Sel reo de propagacion si sacri t isminuye el rela iawa 1-14 Compucta TTL com slid cn oem.sai Stes TLS semucec g 113 Ones el mtr) er ey ara mt in Shot etepo Qe accom cacpisodeQapge Ita pero permanece 5 oa san fui par aim mis el vetado de propapacion, ‘Schottky y ie anata Yosdiodos Scho sc banned ee sds araevitarque Q4conduzca cuando lasalidaests rende un doble emisor-seguidor denominado par Darl de corriente muy altay unaresistem- sada entrada que sem «ascabeleo que pudiera torias de cambios, las sea apachancia disper causa stale que fe una compuerta cambia del estado alto alba entrada puede tener excursiones abajo de etn, andes como 2-3 V, dependieno LOGICA DE TRANSISTOR-TRANSIGTOR (TTL) 427 Compuerta de tres estados ‘Como se mencion6 antes, las salidas de dos compu fn totem no pueden conectarse juntas como en salidas de cole ‘mbargo,hay un tipo especial de compuerta de poste en totem que perm Tumbrada de las salidas para el proposito de formar un sistema de bus comin. Cando una compuerta TTL de salida de tiene esta propiedad, s¢ denomina compuerta de irs estados (0 Wha compuerta de tres estados exhibe tres tor inferior en el post tados de sala: (1) umn estado de inan la necesidad de compuertas {bolo grfico de una compuerta but ia compuerta se babi lor binario de entrads. nla Fig. 10-16(a)se mucs cestados. Cuando la entrada de control C esti Comporta como un buifer normal con la sal ‘Cuando la entrada de control s baja la sl frcer estado) sin impor wo del Ty Basociados conta ent wera de elector abierto: Los rman un ecto TTL emo et 8c Erirade secomtar’ (© Diagram de dre 5 Figura 1016. Compu (©) Compueri aerons det sec. 106 LOGICA DEEMISOR ACORLADO EC) 429 10 en la operaci6n de la compuert de datos en A. ‘Cuando Ia entrada de contro e lnsalida de ¥ depende slo delainformacién ansstor Q3 (y Q2) seapague \da del circuito se eomporta como un ci muy alta. ‘Se crea un bus de res entradas al En cualquier momento dado, solo una entrada de control fas otra salidasestinen el estado de alta impedancia. La compucra tnica que no et fon €l estado de alta impedancia puede transmit informacion binaria trav ‘comin, Debeteners extreme cuidado de que’ ‘ereer estado: de otra forma, hay la condicinindsseable de tener dos salidas poste en totem conectadas juntas. na caracteristica importante de la mayorta de ls compuertas de es do de habilitacion de salida es mas largo que el rtardo de inbab un ereuito de control hablita una compuera e inhabit ot itada entra al estado de alta impedansia an ta stuaciOn de que ambas compuertas estén Tiny una pequeta corrente de fuga asociads cont condicin de alta impedan- ‘da cn una compoerta de tes estados, Sin embargo esta crrintc e tan eaves de qiaste 00 salidas de es estados pueden conectarse juntas para formar un sds lines comin. 40-6 LOGICA DE EMISOR ACOPLADO (ECL) jo de 1 ns. Esta todas las familias yseuse principal wmunidad al ruido y dsipac ‘de un transistor. Los dos niveles de tera de —1.8 V para l estado bao, tana red de temperatura ¥ tend seguidor. Las salidas de emisor rem corriente, Esto se obtiene des ee ‘desde un resistor externo conectado #Arpliicadr derail de ead 498k nit SEMICONDUCTORES DE METAL OxIDO (uOS) 494 Bt drt con compen ine de topes ira un voltaje de referencia al amplificador diferencial te [xeen~1¥slealclpemo mcs ance Vagtt-S.2V ress en mejor ‘Si cualquier entrada n a compuerta ECL est ala seseenciende y Q5seapaga. Una entrada Ita Pggnecesita cuando menos 0.6 V para 'niear la Conduecién. La corvientsenel resistor faye ala base de 08 (sempre que haya un resistor de carga). Esta corviente es tan peau _despreiable de voltae a través deR cL slida OR d pagan y 05 conduce. El voltaje en el nodo de emisor comans Vyyo 2.1 V. Ya que la base de cada entrada est aun nivel bajode —18 V,cada onta sblo 0.3 Vy todos los transistors de entrada estin encore. Rez wés de QS lo que resulta en ana caida de volte de cerca de IV. la OR esté una caida /y- abajo, estoes,a—I.8 Voclnivel bao. La lida NOR es una caida Vapabalo de tierra, 3-08 mplificador diferet ‘velocidad extrema de la seas, los jas NOR produce una func de dos sida OR se emplea en al lpia alambrada AND (algunas sees mos cuitosintegradosECL para prodit "Jenominada punto-AND). Esta propiedadco? ‘SEMICONDUGTORES DE METAL OXID0 (MOS) 439 uetividad aumenta y la cortiente pede fluc desde laf nga una diferencia de voltae ene esas dos term = T+ Ke : aj 5 a (4) Compact tice (©) Combinacin tambrada de do ca _gependiendo de sila mayoria de los portadores son huecas oeleirones, “petaci6n puede mejorarse o agotarse, dependiendo del estado de la reid de canal oltaje cero en la compuerta Siel cana iniciakmente estédopadoligeramentecon {nducise un eanal por el campo de la compuerta antes de que pueda Figura W618, Sinbolon gris de compueiss ECL, voltaje en la eompuerta y dicho ispositivo se dice que opera en el modo mejorado ‘La fuentes la terminal a través de la cual entran la mayoria de los portadores a la barra, El dren es la terminal a través de a cual la mayoria de ls portadores dejan la barra, En un canal p MOS, la terminal fuente se conecta al subestrato y se apli- je terminal del dren, Cuando el voltae de compuertaesté arriba den yolaje de umbral V7 2) nofluyecorienteenel carly a trayectoria de ‘tensacfuente es como un circuit abierto. Cuando el voltaede eompuertaesuficia- inegativo abajo de V,se forma un canal ylos portadotes tipo piluyen desde Maente al dren. Los portadores tipo P son positivas y corresponden a un fujo de ‘corriente positiva desde la dren. En el canal n MOS la terminal de fuente esté conectada al subest ‘un voltaje positive ala del dren, Cuando el volaje dela compu {dal voltae de urnbral V (alrededor de 2 V) no Muye corriente en el \ollaje de corriente es suficientemente postive arriba de Vpara formar el portadores tipo n Muyen desde la fuente al dren, Los portadore: To cual eorresponde un flujo de corrientepositiva desde el dren aa fuente. El «de umbral puede variar desde 1a 4 V dependiendo del proceso particular Los simbolos grficos paral transistores MOS se muestra enla Fi bolo aceptado para e tipo de fuente y el drea. En estes puede usarse cuando Invertida y la OR-ANI in compuertas ECL para format las funcio 10-7 SEMICONDUCTORES DE METAL OxIDO (MOS) El transistor de tcto d campo FET) es un tansitor uipo ET)esuntamistor unipolar gue ‘depende del ‘s6lo de un tipo de portador. Hay dk Cae ont de sto do rt pine uence ie Les tran MOS puso bane bipolares, a a coped dna op fortran La rein eneloop tn plea de metal sepa dl cana pr Un io. Un voltaje ney a compuera casa un apo cle tipo p dene elsubsuate Conform sur ‘compo, areidn ano dla comp si minal de fuente para mostrar alten en elcanal py desde oot Sten ata meen ‘ on : - : a Bj tty enemies fy nt 0) canal Fama 1049 Eston bls del wamsitor MOS, ae Figur 1638 Slots parlor tasiores MOS434 ciROUITOS INTEGRADOS DIGITALES Debio a ta constrasi puede operase come 1h ds fom Md qus lor portadores yan desde a inte al ren, hy crunstana a i tir que los portadores fluyan desde el dren a la fuent ct ‘determina el valor de la resist rentes durante la manufactura longitud y ancho del canal en el i En la Fig. 10-21 se muestran tres cicuitos logicos que usan disposi ‘de umbral negati compuertas de canal P por lo comin emplean légica negativa, Cuando el vol ada €5 bajo (abajo de V;), Q2 se apaga. Ya que QI esta siempre en ltaje de salida es de aproximadamente Vpp-Cuando el voltaje de entrada riba de V7), 0? se enciende, La corrientefluye desde Vpp a través del y dentro de Q2. La geomettia de los dspostivos MOS debe ser {de 2, cuando conduce, es mucho menor que la resistencia de la salida Yen un voltaje abajo de Fy. La compuerta NAND que se muestra en la Fig, 10-21(b) usa tram serie. Las et rovoca que la salida se vaya a 8 actives MOS debe ser mucho menor que la resistene de carga MOS. La compuerta NOR que se transistores et conduce y la 10-8 MOS COMPLEMENTARIO (CMOS) Los ciritos MOS complementarios aprovechan el hecho d Atisposit tan el hecho de que tanto los 20% de canal n como de canal p pueden fabricarse en el mismo subestrato, Les ceaitOs CMOS constan de ambos tipos de dis funciones paca formar transistor decanal nal fuentede | a (©) Compuert NOR (@) Compacits NAY gars 1021 iets open MOS cna ae (a) tversora de canal p estén Vpp.y la terminal de fuente de! dispositive decanaly de Vp pusde estar en cualquier gar dexde +318 VU i estan en 0 V para el nivel bajo y¥po para el nivel ato, Para comprender la operacién del inversor, debe revisarse el comp del transistor MOS mediante la secién anterior: CincUrTOs iNTEGRADOS DIGITALES. 1. El canal n MOS conduce cuando su voltaje de comps fuentees, 2. El canal p MOS conduce cuando su votaje de compuertaa fuentees 3. Cualquier tip de disposivo se apaga ss voltae de compuera Ahora se considera la operacién del inversor. Cuando la entrada es baja, ‘compuertas estin a potencial cero.La entrada esti en —Vppen relacibn con| ya Ven relaci6n con el dispositive fuente de vo de canal p se enciende y el dispositive de ea oo yeusy (©) Compuera NAND, Furs 1022 Crcuitostgios CMOS, 9e0. 108 MOS COMPLEMENTARIO (MOS) 497 ida y una trayectoria de muy alta impedancia desde la ado es que la sald se apron En cualquier estado lok {El principal dren de potencia ocurre cuando et Togica CMOS por locomiin se espcifica para operacinecon suministro ico cen el orden de 5-15-V, pero algunos citcuitos pueden operarse a 3 V 0 18 V. {EMOS, eo densidad deemipaqy yuna extensa ampitud de voltae des ase feandidato. para uaa familia de uso popular estandar pari I Fig. 10-2 se mueas ors dos compusrtasbsias CMOS. Una com pri do etadas NAND conta de os unas como sei nia ie 102 Se apgan 9 ambos ey ase uaa pte ey rod cree aaa e ba anita sino de atl a aah Se oe La sla se acopla»Vppy pasa ead Lat aa cols pueden oma coco nies A ncn pra» eh ee, spent 088 ates mtn cos Fg 10220) sewers NOR de on entades coma 4 dos nade ipo pense comn se musa oe iran cn bagasse st napa La saiase spat Vo Pa sani ar ano uss 12 BIBLIOGRAFIA Book Co. ‘New York: M&Graw