暂态特征采集单元 20220704 绘板总结

补充：
2022.8.12 DJGI-GL1_E(REV)重新布局布线后，经过陈总评审，DJGI-GL1_E(REV)已定板并
更新 BOM，在此文档中 3.1 节新增经验总结。
2022.8.12 DJGI-GL1_E(REV)重新布局布线后，新增第四章 PCB 设计规则经验总结
2022.8.15 DJGI-GL1_E(REV) 更 改 元 器 件 ， 新 增 第 五 章 PCB 相 关 操 作 5.5 板 子 形 状 设
计、5.6SMT 贴片定位点添加
2022.8.16 陈总更改 DJGI-GL1_E 时，测量两点间距操作，新增第五章 PCB 相关操作 5.7
PCB 中测量两点间距
2022.8.16 学习 Multisim 时添加标题块，在 AD 中自定义标题块，新增第二章 2.2 AD 中自定
义标题块
2022.8.17 学习 Multisim 时，对电气连接的两种解读，新增第二章 2.3 电气连接
2022.8.19 更改 DJGI-GL1_E 拼板时，新增第五章 PCB 相关操作 5.8 A-PCB 设计规则导入 B-
PCB
2022.8.19 更改 DJGI-GL1_E 拼板时，新增第五章 PCB 相关操作 5.9 PCB 中特殊复制粘贴及
拼板
2022.10.09 设计光耦隔离方案时，新增第五章 PCB 相关操作 5.10 PCB 中对于运放的布局布
线以及覆铜要求
2022.10.09 设计光耦隔离方案时，新增第五章 PCB 相关操作 5.11 PCB 中对于光耦芯片的布
局布线要求
2022.10.16 整理 PCB 封装库时，新增第五章 PCB 相关操作 5.12 PCB 3D 体创建
 目录
暂态特征采集单元 20220704 绘板总结........................................................................................ 1
一、定板流程........................................................................................................................ 7
二、原理图设计.................................................................................................................. 10
2.1 经验总结................................................................................................................ 10
2.2 自定义标题块......................................................................................................... 10
2.3 电气连接[9].............................................................................................................. 11
三、PCB 布局...................................................................................................................... 11
3.1 实际经验总结......................................................................................................... 11
3.2 PCB 的机械构造[4].................................................................................................. 15
3.3 铜箔层厚度[4].......................................................................................................... 15
3.4 PCB 层数[4]............................................................................................................. 15
3.5 PCB 最佳层序[4]...................................................................................................... 16
3.6 接地——地线规则[4].............................................................................................. 16
3.7 去耦——无源器件的高频特性[4]..........................................................................18
3.8 PCB 走线特性[4]...................................................................................................... 20
3.9 去耦[4]...................................................................................................................... 22
3.10 印刷电路板发展史[6]............................................................................................ 23
3.11 多层板的特点[6].................................................................................................... 23
3.12 接地[6].................................................................................................................... 23
*3.13 小知识——法拉第笼[7]...................................................................................... 25
3.14 电路散热设计技巧[6]............................................................................................ 26
四、PCB 规则设计[1]............................................................................................................ 27
五、PCB 中相关操作.......................................................................................................... 29
5.1 PCB 中添加机械层................................................................................................. 29
5.2 PCB 中添加信号层................................................................................................. 29
5.3 Gerber 文件生成..................................................................................................... 30
5.4 覆铜........................................................................................................................ 37
5.5 板子形状——PCB 中黑色区域自定义.................................................................39
5.6 SMT 贴片定位点添加............................................................................................ 40
5.7 PCB 中测量两点间距............................................................................................. 42
5.8 A-PCB 设计规则导入 B-PCB................................................................................. 43
5.9 PCB 中特殊复制粘贴及拼板.................................................................................48
5.10 PCB 中对于运放的布局布线以及覆铜要求........................................................57
5.11 PCB 中对于光耦芯片的布局布线以及覆铜要求................................................58
六、PCB 测试...................................................................................................................... 59
6.1 虚焊........................................................................................................................ 59
6.2 电解电容损坏......................................................................................................... 59
6.3 飞针测试................................................................................................................ 59
七、捷多邦工艺[2]................................................................................................................ 60
7.1 最小尺寸................................................................................................................ 60
7.2 最小字符................................................................................................................ 60
7.3 最小孔径................................................................................................................ 60
八、嘉立创工艺[3]................................................................................................................ 60
8.1 最小尺寸................................................................................................................ 60
8.2 最小孔径................................................................................................................ 60
8.3 最小线宽/线隙........................................................................................................ 61
8.4 最小字符................................................................................................................ 61
九、PCB 故障检查方法...................................................................................................... 61
9.1 检查 MCU 外设问题.............................................................................................. 61
9.2 将射频模块供电电源区分，单独检查 VCC 与 VCC’..........................................66
9.3 翻拍指示电路是否正常？即检查大电流模块......................................................70
9.4 采样模块供电电源是否正常，价差 VCC_AD.....................................................73
9.5 检查 MCU 功耗，使用电池供电提供 MCU 电源的 VCC....................................73
9.6 将 MCU 更换为负载，使用 VCC 对负载供电，检查 VCC 是否电压下降？.....73
9.7 将 MCU 中烧录的程序清除后，再检查 MCU 的功耗.........................................74
参考文献.............................................................................................................................. 76
[1] AD 规 则 详 细 介 绍 [EB/OL], [20220721],
https://blog.csdn.net/qq_43463741/article/details/102880720?
spm=1001.2101.3001.6650.1&utm_medium=distribute.pc_relevant.none-task-blog-
2~default~BlogCommendFromBaidu~default-1-102880%E2%80%A6........................76
[2] 捷多邦工艺[DB/OL], [20220721], https://www.jdbpcb.com/processshow/............76
[3] 嘉立创工艺[DB/OL], [20220721], https://www.jlc.com/portal/vtechnology.html...76
[4] Bruce Carter, Ron Mancini, Op Amps For Everyone (Third Edition), 人民邮电出版
社.................................................................................................................................. 76
[5] 小电工, 如何判断二极管和电解电容的极性？[DB/OL], 电工天下, (20210415),
[20220728], https://www.dgjs123.com/dianrong/22922.htm.........................................76
[6] ADI, PCB 设计秘籍[EB/OL], ADI 智库, [20220729], 2022...................................76
[7] Wiki 百 科 , 法 拉 第 笼 [DB/OL], [20220729], 2022, https://zh.m.wikipedia.org/zh-
hans/%E6%B3%95%E6%8B%89%E7%AC%AC%E7%AC%BC...............................76
[8] Wiki 百科, 静电屏蔽 [DB/OL], [20220729], 2022, https://zh.m.wikipedia.org/zh-
hans/%E9%9D%99%E7%94%B5%E5%B1%8F%E8%94%BD..................................76
[9] 吕波, 王敏, Multisim14 电路设计与仿真[EB/OL], 机械工业出版社, 2016.5, 第一
版, 98............................................................................................................................ 76
[10] AVEGO, HCNR201/200 High Linearity Analog Optocouplers Evaluation Board
User’s Manual[EB/OL], (2008-08-02)[2022-10-09], 2022............................................76
一、定板流程
 开始

关键节点质量控制 任务目标：PCB 定板

方案评审 明确产品功能，确定用什么方式实现这些功能

FPGA 嵌入式芯片

电源设计（考虑备用电
设计评审 外围电路设计
源）

选型评审 元器件选型

PCB 投板前评审 原理图绘制、PCB 绘制

1、焊接检查；
回流焊+波峰焊
2、元器件检查；
3、焊接工作台杂质清
理；
测试（样板验证、小批量验证） 4、电路模块原理
图、PCB 检查；

否
满足预期功能？

PCB 定板评审 PCB 定板

结束
二、原理图设计

2.1 经验总结

设计原理图时需注意：
· 除非自己在原理图库中自己画 45°斜放器件，否则在原理图中是没有办法将器件旋转
成 45°放置的。
· 确保留有预留元器件位置，方便今后的维护。

2.2 自定义标题块

隐藏模板标题块：
【右键】-【Options】-【Document Options】

取消勾选标题块。
然后自定义标题块：
例子中标题块字符设置：

2.3 电气连接[9]

电气连接有两种实现方式：
· “物理连接”：直接使用导线将各个元器件连接起来
· “逻辑连接”：不需要实际的连线操作，通过设置网络标号使元器件之间具有电气连
接关系

三、PCB 布局

3.1 实际经验总结

PCB 板布局总结：
· 若 THT 插件及 MCU 芯片位置固定，一定要先保证 MCU 周围模块布线的优先级，否
则，MCU 的 I/O 信号线会大量使用 VIA（通孔会有自感）。
 · 其次，应该多加练习，尽量将电阻电容等封装一致的布局在同一位置，否则会增加
手动焊接的困难，而且 PCB 焊接好后也不美观。
· 丝印处一定不要放置过孔，否则会重新在 AD 软件中查找元器件位置，比较麻烦。
· 例如超级电容，电解电容，端子等插件管脚处，其它 SMT 元器件一定要远离这些插
件放置，否则后造成后续维护的困难（如更换超级电容时影响到 SMT 器件）。
· PCB 模拟部分（一般靠近 PCB 电源插头放置）与数字部分切勿重叠。
（后续总结补充记录）
2022.8.12
· 对高速信号布线时，可使用直角线，低速信号怎样布线都可以

· 电源模块/芯片内部可以增加过孔，起散热效果
· 打板时，过孔一般选择“过孔盖油”，“过孔开窗”可能会造成焊接时焊锡点在过
孔的焊盘上
· 过孔的排列作有序的编辑，为 PCB 美观考虑
· 对于 220V 市电供电，一般还需要考虑接地线 FGND
 布线时，斜线一定尽量要短！参见对比图：
我画的：

陈总更改的：
运算放大器权威指南（第三版）
电路板布图技术
3.2 PCB 的机械构造[4]

PCB 的不同等级主要描述的是：易燃性、高温稳定性和吸湿性
叠层材料：以 FR（阻燃的）和 G 两种等级标识
FR-1 是最不阻燃的，FR-5 是最阻燃的

FR-4 是工业级设备中最常用的。FR-2 被用于量产的消费产品。

3.3 铜箔层厚度[4]

· 对于大多数应用，1 盎司（1OZ≈28.35g）铜
· 若电路消耗大量功率，2 盎司更合适
注意：千万不要使用 1/2 盎司铜，这种铜箔易在走线与焊盘之间产生断裂。

3.4 PCB 层数[4]

设计依据：设计电路的复杂性
单面板：（FR-1 或 FR-2）只推荐用于低频电路
双面板：（常用 FR-4，更好的机械强度，更好的支持通孔 via）
地平面：
· 地线通常是电路中最常用的连接点，使用连线的地平面，对于布线是最恰当的。
· 增加了板的机械强度
· 降低了电路中所有接地点的阻抗，因而可以降低不需要的传导噪声。
· 可给电路中每一条网线附加一个分布电容，有利于对辐射噪声的抑制。
· 可用作屏蔽层，以抑制来自 PCB 下方的辐射噪声。
多层板：（最常用板材厚度 1.5mm）
使用多层板设计的理由：
· 使电源和地线有更好的布线方式。（如果电源也在一个连续平面内，那么电路中的
所有节点都可以简单的通过增加通孔与电源连接）
· 其他各层可用作信号走线，使布线更容易。
· 电源平面与地平面之间形成分布电容，降低了高频噪声。
 · 依靠镜像平面效应可获得更好的 EMI（电磁干扰）/RFI（射频干扰）抑制。
当把一条导线放置在一个平行的导电平面附近时，导线中的大部分高频电流会从导线的下方直接
流回来，但电流的方向是相反的。<=>实际上在平行平面内形成了这条导线的一个镜像，而导线与它的镜
像便构成一条传输线，由于传输线中这两个电流大小相等、方向相反，因而对辐射噪声有相当的抑制能
力！这种传输线结构还可对信号实现有效的耦合。
镜像平面效应应对于地线平面和电源平面有着完全相同的效果，但必须是连续的平面。任何缝隙或
不连续都会使这些有利的效应很快消失！
· 可降低小批量生产项目的总成本。

3.5 PCB 最佳层序[4]

以四层板为例：两个信号层、一个电源层、一个地线层
两种排序：
①、信号层放在内层，电源层与地线层放在外层；
②、中间两层用做电源层和地线层，信号层放在外层；
选择依据：信号线总要暴露在顶层和底层。元器件封装的引脚以及与过孔相连的走线都将
放在外层。
选①：所有的屏蔽效应都不完美
选②：将电源层和地线层置于 PCB 内层，可利用这两层之间的分布电容的屏蔽效应，
而且，使信号线位于顶层和底层，方便测试和修改
四层以上：较高速信号置于地与电源层之间进行屏蔽，较慢速信号放在外层。

3.6 接地——地线规则[4]

3.6.1 最重要的规则：地线分离

对电路中的模拟部分和数字部分使用分开的接地，是抑制噪声的最简单和最有效的方
法之一。
由于去耦电容和分布电容的原因，地线层和电源层实际上处于同一 AC 电位，因此，
对电源层的隔离也很重要。

3.6.2 数字层与模拟层的电路不能重叠

不要把数字层内的电路与模拟层内的电路上下重叠。应把模拟电源放置成与模拟地相
互重合，数字电源放置成与数字地相互重合。若模拟层与数字层在某些区域相互重叠，重
叠区域的分布电容将把高速数字噪声耦合到模拟电路，破坏电路板中隔离层的作用。
3.6.3 系统的地

分离的地线：并不是系统中各个地在电学上是分离的。

系统中这些地线必须在某一点连在一起，这个接地点最好选择为一个单一的低阻抗连
接点。
系统级地线只有一个：
· AC 供电系统：电气安全接地点
· DC 供电系统：电池的地
· 一切信号都要“流回”这个地
所有接地的连线都作为“回流线”，所有的回流线都应在某一点连接，这个连接点叫
作系统的地。
应对每一条回流线提供一个独立的插头引线，然后把这些回流线连接到系统地。长期
的使用和反复的插拔会引起插头引线接触电阻的增加，有时需把几条插头引线合并起来作
为一条使用。

3.6.4 数字信号远离模拟信号

必须使电路中的数字信号远离模拟部分，数字信号必须绕开模拟电路而布线，否则信
号线与其他平面之间很小的分布电容都可以耦合很大的噪声
3.6.5 模拟电路紧贴 PCB 插件

应尽量把模拟电路紧贴在 PCB 输入输出接插件附近。

3.6.6 数字地与模拟地

数字地与模拟地：指 IC 内部的连接，并不是指它们应该连接到哪个地平面。两者都应
该连接到模拟地平面。
但是这样连接，会产生疑问：数字部分会把数字开关噪声耦合到模拟的地和电源平面
内，使电路性能变坏？
解答：数字部分设计为低功率输出，降低了开关的瞬态过程，若不需要太大的输出功
率，并不会产生问题。务必保证的是在数字电源和模拟地之间有恰当的去耦。

3.7 去耦——无源器件的高频特性[4]

3.7.1 电阻

电阻类型：绕线，碳质，金属膜。
电阻两侧的端帽互相平行，因而存在相应的电容。通常，电阻阻值使分布电容有很大
的“泄漏”使分布电容变得无关紧要。当阻值特别大时，分布电容表现为与电阻并联，高
频时，降低了电阻在高频下的阻抗。
3.7.2 电容

薄膜电容和电解电容都包含一层层互相重叠绕制的材料，这就产生分布电感，但
MLCC 自感效应小很多，有很高的工作频率。
电容两侧端帽平行，总有一些漏电流，这表现为一个与电容并联的电阻。平行板内部
也存在一定的电阻（ESR），这对电感增加了一个串联的分布电阻。
用作去耦的电容都应是低 ESR 类型，任何串联电阻都会降低电容对纹波和噪声的抑制
作用。温度的升高会大大增加 ESR，甚至永久损坏电容。
当电容有外引线时，引线本身也增加了分布电感。对小容量电容，必须尽可能缩短引
线长度。分布电感与电容本身的组合可形成一个谐振电路！
电解电容用于设计时，必须正确辨认电容的极性。电容的正极性必须连接到两个 DC
电位中较高的电位。电解电容器极性的不正确可引起 DC 电流流过电容，在大多数情况下
会损坏电容，很有可能损坏其他电路。
PCB 上电容串联：两个相同容量电容串联后的有效电容减为一半。
电解电容：通常由金属箔（铝/钽）作为正电极，金属箔的绝缘氧化层（氧化铝/钽五氧
化物）作为电解质，电解电容器以正电极的不同分为铝电解电容和钽电解电容
铝电解电容的负电极由浸过电解质液（液体电解质）的薄纸/薄膜或电解质聚合物构成
钽电解电容的负电极通常采用二氧化锰
电解电容之所以有极性，是因为正极板上的氧化铝膜具有单向导电性，只有电容正极
接在电源正极，电容负极接在电源负极，氧化铝膜才能起到绝缘介质的作用。若极性接
反，氧化铝膜变成导体，会有较大电流流过，造成过热而损坏电容器。
电解电容极性判断方法[5]：
1、电解电容胶管上有一排连贯的“﹣”此处为负极
2、两个脚长度不同，脚长的是正极，短的是负极
3.7.3 电感

电感中的分布电阻：电感使,
用导线绕制的，而导线是有电阻的。
电感中的分布电容：电感中每一圈导线与另一线圈相互紧挨。

3.8 PCB 走线特性[4]

3.8.1 PCB 走线电感

PCB 连线电感计算：

普通导线和 PCB 连线的电感在 6~12nH/cm。

3.8.2 导线的反射

导线的反射：反射与匹配是与环状天线理论密切相关的。
当 PCB 走线以 90°拐弯时，就产生反射。由于导线宽度的改变。

3.8.3 走线与平面之间的电容

由铜箔组成的 PCB 走线在从其它层的导线上方穿过时便形成了电容。

解决这个分布电容的方法：导线长度变短。

3.8.4 通孔的电感

通孔直径 d 给定时，一个高度等于 h 的通孔的近似电感量 L：

3.8.5 残余焊剂的电阻

一块不清洁的 PCB 也会影响模拟电路的性能。

3.9 去耦[4]

3.9.1 去耦的原因及方式

噪声可通过 PCB 的电源引线和运放的电源引脚而传播到模拟电路内部。但旁路电容可

以为模拟电路提供一种局部低阻抗电源，用以减少这种噪声耦合。

3.9.2 IC 的去耦

IC 的去耦，对高频噪声去耦最常用的方法是用一个或几个 MLCC 连接芯片的电源引脚

和地引脚之间，必须尽量缩短这些去耦电容在 PCB 上的走线长度（如果不是这样，PCB 走
线会有很大的自感而抵消电容的作用）。

3.9.3 PCB 的去耦

PCB 去耦：在 PCB 入口处的电源上有相当大的低频纹波，因而在电源入口处必须使用

很大去耦电容，用来抑制低频纹波，一般使用铝电容或钽电容。
3.10 印刷电路板发展史[6]

印刷电路发展史：奥地利电气工程师保·艾斯勒于 20 世纪 30 年代发明。

3.11 多层板的特点[6]

· 与集成电路配合，使整机小型化，减少整机重量；
· 提高布线密度，缩小了元器件间距，缩短了信号的传输路径；
· 减少了元器件焊接点，降低了故障率；
· 增设了屏蔽层，电路信号失真减少；
· 引入了接地散热层，可减少局部过热现象，提高整机工作的可靠性。

3.12 接地[6]

3.12.1 星型接地

星型接地：电路中总有一个点是所有电压的参考点（多条导线从一个共同接地点呈辐
射状扩展）。
3.12.2 模拟地与数字地

为什么数字部分噪声会影响模拟部分性能？
数字电路具有噪声。饱和逻辑（TLL 和 CMOS）在开关过程中会短暂地从电源吸入大
电流。但由于逻辑级的抗扰度可达数百毫伏以上，因而通常对电源的去耦要求不高。相
反，模拟电路非常易受噪声影响，包括在电源轨和接地轨上，因此，为了防止数字噪声影
响模拟性能，应将模拟电路和数字电路分开。
模拟地与数字地相连？
许多数字芯片都有单独的“模拟地（AGND）”和“数字地（DGND）”，通常建议
在封装处将这些引脚连在一起。与前面的要求并不冲突，这些封装引脚的“模拟地”和
“数字地”是指引脚所连接到的芯片内部部分，而不是引脚必须连接到的系统地。

3.12.3 芯片去耦

通过电容去耦到模拟地，芯片所有快速边沿数字电流都将通过该电容流回地，而不会
出现在外部地电路中。保持低阻抗模拟地便能充分保证模拟性能，外部数字地电流所产生
的额外噪声基本不会构成问题。

3.12.4 接地层

使用连续铜制造接地层的理论基础：大量金属具有可能最低的电阻。由于使用大型扁
平导体，也具有可能的最低电感。
 作用：提供了最佳导电性能，包括最大程度地降低导电平面之间的杂散接地差异电
压。
保持低阻抗大面积接地层对目前所有模拟电路都很重要。接地层不仅用作去耦高频电
流（快速数字逻辑）的低阻抗返回路径，还能将 EMI/RFI 辐射降至最低。由于接地层的屏
蔽作用，电路受外部 EMI/RFI 的影响也会降低。
接地层还允许传输线路技术传输高速数字或模拟信号，此类技术需要可控阻抗。

3.12.5 混合信号 IC 接地

应将数字扇出降至最低（意味电流最低），数字逻辑波形受振铃影响小。尽可能减少
数字开关电流，从而减少至转换器模拟端口的耦合。通过插入小型有损铁氧体磁珠，逻辑
电源引脚可进一步与模拟电源隔离。
瞬态数字电流经去耦电容到达 DGND，不会出现在外部模拟接地层上，而是局限于环
路内。去耦电容应靠近 IC，以便将寄生电感降至最低。去耦电容应为 MLCC，通常介于
0.01μF 和 0.1μF 之间。
*3.13 小知识——法拉第笼[7]

法拉第笼：即法拉第屏蔽罩
是一个由金属或者良导体形成的笼子。由于金属的静电等势性，可有效遮蔽外电场的
电磁干扰。法拉第遮罩无论被加上多高的电压内部也不存在电场。而且由于金属的导电
性，即使笼子通过很大的电流，内部物体通过的电流也微乎其微。在面对电磁波时，可有
效阻止电磁波的进入。
法拉第屏蔽原理[8]：静电屏蔽
一个接地的空腔导体，外接电场既不会影响腔内的物体，腔内带电体的电场也不会影
响腔外物体，这种现象叫作静电屏蔽。
在静电平衡状态下，空腔内部没有电场。不管导体本身带电还是处于外界电场中，这
一结论始终成立。
注意：如果外部的电场是交流电电场，则静电屏蔽条件不再成立。

3.14 电路散热设计技巧[6]

3.14.1 散热设计原因

散热设计原因：处于可靠性原因，处理大功率的集成电路越来越需要达到热管理要
求。所有半导体都针对结温（TJ）规定了安全上限，通常为 150℃（有时 175℃）。与最
大电源电压一样，最大结温是一种最差情况限制，不得超过此值。在保守设计中，一般留
有充分的安全裕量。

3.14.2 散热设计基础

热阻定义：热量在从热 IC 结点传导至环境空气时遇到的阻力。
热阻符号：θ
热阻单位：℃/W
热阻物理意义：1W 的功耗产生 100℃温差。
有效温差计算：

θJC——半导体器件封装内部至封装表面的热阻
θCA——半导体器件封装表面至环境的热阻（壳到环境的热阻）
ΘJA——半导体器件结温热阻
串行热阻关系：

3.14.3 IC 功耗处理

IC 功耗处理的一种方式：IC 芯片直接置于铜面上，底部表面裸露。即，将该表面直接
焊接导 PCB 板上的一个铜层上，从而扩大散热面积。
四、PCB 规则设计[1]

参考文献[1]。
对某一个信号规则设计的间距，提出某一个器件或者某一个网络不同的规则：

圈出的逻辑术语表示：NO1 信号在器件 JP1 中间距可以不是设计的 50mil。

圈 出 的 逻 辑 术 语 表 示 ： VIN+ 信 号 在 VIN- 信 号 线 处 、 FGND 信 号 线 处 、 485_A 信 号 线
处、485_B 信号线处的间距可以不是设计的 50mil。

五、PCB 中相关操作

5.1 PCB 中添加机械层

添加机械层的目的：作画板参考线。
但是在生成 Gerber 文件时，应将这些层删除，否则生厂商会误认为绘制的 PCB 混乱，存在
各种短路问题。
按 L 键会显示下图设置页。
5.2 PCB 中添加信号层

多层电路板添加内部信号层。
【Design】——【Layer Stack Manager】
5.3 Gerber 文件生成

5.3.1 Gerber 文件定义

Gerber 文件（格柏文件）
Gerber 是一种二维矢量图像文件格式。它是 PCB 中用于描述 PCB 的标准格式，如线路
层、阻焊层、字符层、钻孔层等。

5.3.2 生成 Gerber 文件

生成 Gerber 文件
【“Gerneral”选项】
制定 Gerber 文件使用的单位与格式（数据精度，2:3 表示包含 2 位整数、3 位小数）

【“Layers”选项】
选择要生成 Gerber 文件的层面。

【“Drill Drawing”选项】
对钻孔统计图和钻孔导向图绘制的层进行设置
【“Apertures”选项】
生成 Gerber 文件时建立光圈。
一般均勾选“自动嵌入光圈（RS274X）”
【“Advanced”选项】
5.3.3 过孔数据文件
5.3.4 Gerber 文件扩展名

Gerber 文件扩展名

5.4 覆铜

EMC 理论分析，覆铜减少辐射，提升 EMS 能力。

覆铜也可增强散热。
未使用大面积覆铜的电源类导线，在其它信号层应尽量保持导线的“宽”。
利用在机械层中作参考线，可在选中区域的信号层处进行覆铜。
【Tools】——【Convert】——【Creat Polygon from Selected Primitives】
但是这样覆铜默认的是【None】类型，需要设置为大面积覆铜【Solid】
这儿有一个技巧，如果不能在每次覆铜设置更新后自动重新覆铜，需要进行如下设置：
【Perferences】——【PCB Editor】——【General】
一般在设计时都需要对其勾选。
5.5 板子形状——PCB 中黑色区域自定义

在【Keep-Out Layer】层画出板子形状
然后选中【Keep-Out Layer】中所画的区域，选择【Design】-【Board Shape】-【Define
from selected objects】

5.6 SMT 贴片定位点添加

半径
焊盘
5.7 PCB 中测量两点间距

【Ctrl】+【M】
5.8 A-PCB 设计规则导入 B-PCB

5.8.1 导出 A-PCB 设计规则

打开 PCB 设计规则页面

在【Design Rules】处【右键】-【Export Rules...】，选择要导出的规则。

选择好要导出的设计规则后，设置保存路径即可导出规则。

导出的设计规则文件如下：
5.8.2 B-PCB 中导入设计规则

打开设计规则页面

在【Design Rules】处【右键】-【Import Rules...】

可选择对哪一项规则进行设计规则导入
选择好需要导入规则的约束后，点击【确定】，选择设计规则文件即可。
5.9 PCB 中特殊复制粘贴及拼板

5.9.1 PCB 中特殊复制粘贴

首先要知道的是，PCB 中直接【Ctrl】+【C】，然后【Ctrl】+【V】出来的并不会有网络
标号。

进行如下操作：
选中 PCB，然后【Ctrl】+【C】，选择原点处复制
然后，【E】+【A】，打开选择性粘贴框
选择第三项【指定复制】时，和直接进行【Ctrl】+【V】一样，不会有网络标号

选择【粘贴到当前层】，即将所有层的内容都粘贴至当前选中的层
选择【添加元件类】，和前面的都一样，只是单纯的【Ctrl】+【V】操作
只有选中【保持网络名称】，才是我们熟知的真正意义上的“复制粘贴”。
5.9.2 PCB 拼板——V-cut

有两种拼板方式，一种是使用特殊复制粘贴进行拼板操作，还有一种是用 AD 中【放置】-
【内置板阵列】进行拼板。

5.9.2.1 特殊复制粘贴进行拼板操作

将源板复制后，【E】+【A】，选择【粘贴阵列】

【条款计数】，即需要拼板的个数（每行），【X-Spacing】设置一定要比源板 X 轴距离多
0.4mm 或以上（V-CUT 需要 0.4mm）
5.9.2.2 内置板阵列进行拼板操作

【放置】-【内置板阵列】
效果：
此时，只需在源板上进行相关操作，拼板上会同样全部进行相同操作！

5.9.3 PCB 拼板——邮票孔

板间距在 1.2mm~1.6mm

添加工艺边（5mm）以及 MARK（φ≥1mm）
效果图：

5.10 PCB 中对于运放的布局布线以及覆铜要求

PCB 中运放的布线，其区域内部尽量不走线，电源部分尽量做一个去耦电容焊盘位
置，或者在电源层对其电源部分做覆铜。
5.11 PCB 中对于光耦芯片的布局布线以及覆铜要求

首先，要知道的是光耦芯片主要是用于什么场合，隔离！隔离！！隔离！！！
使用光耦芯片时，一二次侧必须要进行隔离，且其 PCB 区域内部也不能存在走线。如
下图所示的布局布线并不合理，因为信号线/电源线会与光耦芯片内部的 LED 及光电晶体
管产生耦合效应。

正确地布局布线应该体现出“隔离”，光耦芯片区域内不应再布其他信号线 /电源线
[10]
。
5.12 PCB 3D 体创建

5.12.1 PCB 封装[11]

BGA(Ball Grid Array)：球栅阵列封装。

PGA(Pin Grid Array)：插针栅格阵列封装。

QFP(Quad Flat Package)：方形扁平封装。

PLCC(Plastic Leaded Chip Carrier)：有引线塑料芯片载体。

DIP(Dual In-Line Package)：双列直插封装。

SIP(Single In-Line Package)：单列直插封装。

SOP(Small Out-Line Package)：小外形封装。

SOJ(Small Out-Line J-Leaded Package)：J 形引脚小外形封装。

CSP(Chip Scale Package)：芯片级封装，常用语内存条中。

芯片通过一个个锡球焊接在 PCB 板上，由于焊点和 PCB 板的接触面积较大，所以内
存芯片在运行中所产生的热量可以很容易传导到 PCB 板上并散发出去。CSP 封装形式采用
中心引脚形式，有效地缩短了信号的传导距离，其衰减随之减少，芯片的抗干扰能、抗噪
性能也得到大幅提升。
Flip-Chip：倒装焊芯片（覆晶式组装技术），是一种将 IC 与基板相互连接的先进封装技
术。

COB(Chip on Board)：板上芯片封装。

5.12.2 3D 体创建[12]

以故障指示器汇集单元 GPS 芯片模组 G7A 为例。

【放置】-【3D 元件体】，放置元器件 3D 模组。
设置模块参数。

表面纹理添加。
引脚创建时，先画 3D 体，【放置】-【3D 元件体】，并设置参数。

引脚弯度部分创建时，先画出弯度区域，【放置】-【圆】，修改有效弧度。

选中所画的区域，【工具】-【转换】-【从所选基元创建 3D 体】，删除所画的区域外
形。

选中转换后的 3D 体，【右键】-【转换到 STEP】，这样就可以调节创建的 3D 体的 x

轴、y 轴、z 轴角度。

按照此步骤，便可以画出 3D 器件引脚。
后续排列好便可。
最后的 3D 效果图。
六、PCB 测试

6.1 虚焊

虚焊
在焊接点有氧化或有杂质和焊接温度不佳，造成焊锡与管脚之间存在隔离层，使它们没有
完全接触在一起。其电气特性没有导通或导通不良，影响电路特性。
实际案例：
二极管一端管脚虚焊，造成导通不良，使得该虚焊处电压异常低，影响了电路特性。

6.2 电解电容损坏

电解电容
检测电解电容时，要先对电容器放电（两引脚短接）。使用万用表电阻档，红表笔接负
极，黑表笔接正极，读到的电阻值应该很大（几百 KΩ），如读到的值很小，说明此电容
漏电或已击穿。
电解电容在上电后发热，这样的电解电容应及时更换。
电解电容能看到鼓包或者明显的电解液漏出，这样的电解电容应及时更换。

6.3 飞针测试

飞针测试
检查 PCB 焊点开、短路测试，类似于万用表检查是否短路。
七、捷多邦工艺[2]

参考文献[2]。

7.1 最小尺寸

7.2 最小字符

7.3 最小孔径

≥0.3mm(12mil)

八、嘉立创工艺[3]

参考文献[3]。

8.1 最小尺寸
8.2 最小孔径

8.3 最小线宽/线隙

8.4 最小字符

字高≥40mil，字宽≥6mil

九、PCB 故障检查方法

以特征采集单元为例。
出现的问题：整流电压只有 2.8V 左右，并不是预期的 14V。

9.1 检查 MCU 外设问题

硬件连接：
VREF

ADC_BAT
出现异常，应该是电池电压的一半
R55 分压

发现 R56 电阻虚焊！
补焊后
ADC_BAT
R55

电池电压检测正常
VDC
电池电压检测没问题
超级电容电压测量
硬件连接
直接连接至 VDC

连接至超级电容充电电压 R42 处
但是直流源会带来 1.4V 的接地参考！超级电容没办法确定。

9.2 将射频模块供电电源区分，单独检查 VCC 与 VCC’

硬件连接：
VCC

VSW

VSW’
VBAT

分析：
VCC’稳压芯片 U20 出现问题，并没有输出！可能是 U20 或者 D22 虚焊！
补焊后：
VCC’
VSW’

VDC
将射频模块负载开关 U22 去掉，以此将 VCC 与 VCC’区分
VDC

由此，可判断，并不是射频模块的问题。

9.3 翻拍指示电路是否正常？即检查大电流模块

C54/VCC_FP
发现 LED1 接地
清理杂质后

直接将电池接在 LED1 上
D12 亮的不明显
但是对于正常的板子
9.4 采样模块供电电源是否正常，价差 VCC_AD

供电电源正常，运放均能正常工作

9.5 检查 MCU 功耗，使用电池供电提供 MCU 电源的 VCC

9.6 将 MCU 更换为负载，使用 VCC 对负载供电，检查 VCC 是否电

压下降？

硬件连接
VCC

可知：供电回路存在问题！

9.7 将 MCU 中烧录的程序清除后，再检查 MCU 的功耗

参考文献

[1] AD 规 则 详 细 介 绍 [EB/OL], [20220721],

https://blog.csdn.net/qq_43463741/article/details/102880720?
spm=1001.2101.3001.6650.1&utm_medium=distribute.pc_relevant.none-task-blog-
2~default~BlogCommendFromBaidu~default-1-102880%E2%80%A6

[2] 捷多邦工艺[DB/OL], [20220721], https://www.jdbpcb.com/processshow/

[3] 嘉立创工艺[DB/OL], [20220721], https://www.jlc.com/portal/vtechnology.html

[4] Bruce Carter, Ron Mancini, Op Amps For Everyone (Third Edition), 人民邮电出版社

[5] 小 电 工 , 如 何 判 断 二 极 管 和 电 解 电 容 的 极 性 ？ [DB/OL], 电 工 天 下 , (20210415),

[20220728], https://www.dgjs123.com/dianrong/22922.htm

[6] ADI, PCB 设计秘籍[EB/OL], ADI 智库, [20220729], 2022

[7] Wiki 百 科 , 法 拉 第 笼 [DB/OL], [20220729], 2022,

https://zh.m.wikipedia.org/zh-hans/%E6%B3%95%E6%8B%89%E7%AC%AC%E7%AC%BC

[8] Wiki 百 科 , 静 电 屏 蔽 [DB/OL], [20220729], 2022,

https://zh.m.wikipedia.org/zh-hans/%E9%9D%99%E7%94%B5%E5%B1%8F%E8%94%BD

[9] 吕波, 王敏, Multisim14 电路设计与仿真[EB/OL], 机械工业出版社, 2016.5, 第一版, 98

[10] AVEGO, HCNR201/200 High Linearity Analog Optocouplers Evaluation Board User’s
Manual[EB/OL], (2008-08-02)[2022-10-09], 2022.

[11] CAD/CAM/CAE 技术联盟, Altium Designer 16 电路设计与仿真从入门到精通[EB/OL],

清华大学出版社, 北京清华大学学研大厦 A 座, 2017, 300.

[12] Benladn911, Altium Designer 6 (AD6) 建立器件简易 3D 模型的方法[DB/OL], [20221016],

2022, https://d1.amobbs.com/bbs_upload782111/files_23/ourdev_515470.pdf