0

5G 毫米波封装技术白皮书

摘 要

随着 5G 通信、物联网、消费电子和大型数据中心等高端产品领域技术不断发展,系统对
多功能、高性能、小型化和低成本的需求越来越高，先进封装技术是影响产品应用的关键技
术之一。特别是在 5G 毫米波应用中，阵列天线是解决毫米波传播损耗问题的有效手段。但阵
列天线半波长间距所带来的高集成度，也是 5G 毫米波通讯面临的难题之一。同时，为了进一
步提高系统集成度和产品性能，封装天线（Antenna in Package，AiP）技术在毫米波频段开
始应用。因此，封装技术在 5G 毫米波应用中成为关键技术之一。5G 毫米波封装技术白皮书
主要分为五章：第一章为前言；第二章为毫米波应用及 5G 毫米波需求与现状，从应用角度总
结 5G 毫米波产品对封装的需求；第三章为 5G 毫米波封装技术简介，重点介绍应用于毫米波
的封装技术特点和发展方向；第四章为 5G 毫米波封装设计技术，重点介绍协同设计与 AiP 集
成技术；第五章为总结。

1
 5G 毫米波封装技术白皮书

目 录

1 前言 ................................................................................................................................................................. 1

2 毫米波应用及 5G 毫米波需求与现状 ............................................................................................................. 1

2.1 毫米波封装应用背景 ............................................................................................................................................ 1

2.1.1 通讯类 ........................................................................................................................................................ 2
2.1.2 雷达类 ........................................................................................................................................................ 4
2.2 5G 毫米波封装需求与现状................................................................................................................................... 5
2.2.1 终端构架 .................................................................................................................................................... 5
2.2.2 基站架构 .................................................................................................................................................... 7
2.2.3 毫米波芯片特点 ...................................................................................................................................... 11

3 5G 毫米波封装技术简介............................................................................................................................... 12

3.1 有机基板封装 ...................................................................................................................................................... 12

3.2 圆片级芯片尺寸封装 .......................................................................................................................................... 14
3.3 圆片级扇出型封装 .............................................................................................................................................. 15
3.4 框架封装 .............................................................................................................................................................. 16
3.5 其他封装形式 ...................................................................................................................................................... 17
3.6 国内外封装技术发展现状 .................................................................................................................................. 18

4 5G 毫米波封装设计技术............................................................................................................................... 20

4.1 协同设计技术 ...................................................................................................................................................... 21

4.2 AIP 集成技术 ....................................................................................................................................................... 22

5 总结 ............................................................................................................................................................... 24

参考文献 ............................................................................................................................................................... 24

致谢 ...................................................................................................................................................................... 26

2
1 前言

集成电路是信息时代的命脉产业，严重影响国家战略安全和产业安全。集成电路产业主
要分为设计业、制造业（晶圆制造）和封测业三大部分。封装是集成电路制造产业链中重要
一环，国内集成电路产业占比 40%左右。从战略需求考虑，2014 年 6 月国务院印发《国家集
成电路产业发展推进纲要》：“提升先进封装测试业发展水平”，“开展芯片级封装（CSP）、
圆片级封装（WLP）、硅通孔（TSV）、三维封装等先进封装和测试技术的开发及产业化”，
大力发展封装产业。
学科需求上看，2007 年国际半导体技术路线图（ITRS）明确指出了 In the future, the
integration …technologies within a single package (or System-in-package, (SiP))
will become increasingly important。从产品需求上看，5G 通信、物联网、消费电子和大
型数据中心等高端产品应用亟待解决多功能、高性能、小型化、低成本问题，先进封装技术
是突破其应用瓶颈的重要技术之一。
随着 5G 通信技术的不断推进，半波长间距带来的高集成度需求是 5G 毫米波面临的难题
之一。毫米波频段天线尺寸也降低到封装尺度内，封装天线（Antenna in Package，AiP）可
用于提高系统集成度和产品性能。基于以上应用背景和需求，联合设计/系统应用单位，封装
企业和研究机构建立了“5G 毫米波封装技术工作组”，并与“5G 毫米波专用芯片、器件与工
艺工作组”开展互动，完成了 5G 毫米波封装技术白皮书撰写工作。

2 毫米波应用及 5G 毫米波需求与现状

2.1 毫米波封装应用背景

毫米波通常指频段在 30~300GHz，相应波长为 1~10mm 的电磁波，工作频率介于微波与远

红外波之间，兼有两种波谱的特点。本文将接近的 24GHz 或以上频段也定义为毫米波的范围。
相对于低频频段，毫米波具有带宽宽、波束窄、传输干扰小、安全保密好、多径效应小、多
普勒分辨力高，以及器件尺寸小易集成等特点，因此在 5G 移动通讯、物联网和车载雷达等领
域有很广阔的应用前景。

1
 5G 毫米波封装技术白皮书

图 2-1 毫米波传输特点

2.1.1 通讯类

随着社会的发展及技术的进步，未来对更加高效的通信方式有着更高的需求, 未来的通
信不仅是人与人之间的通信互联，还包括人与物、物与物之间的互联，即进入万物互联时代。
5G 移动通信技术以其巨大容量、极低延时及多接入点等优势，很好地满足了这些需求。
5G 通信按照频段划分可以划分为两大类：Sub 6G 和高频。Sub 6G 即频率低于 6GHz 的频
段，包括 2.6GHz、3.5GHz、4.9GHz 等频段。高频频段是高于 6GHz 的频段，目前被 IMT 批准
的主要频段有 24.25GHz - 29.5GHz，37GHz - 43.5GHz 等。2017 年 7 月，中国工业和信息化
部新增 24.75-27.5 GHz 和 37-42.5GHz 频段用于中国 5G 毫米波技术研发试验。
常用的 6GHz 以下的频段已经非常拥挤，虽然 5G 毫米波频段覆盖能力相对中低频段较弱，
难以实现全网覆盖，但丰富的频谱资源能够满足 5G 在热点区域极高的用户体验速率和系统容
量需求。5G 高频一般需要和 5G 低频（Sub 6G）采用混合组网的形式形成一个完整的通信网
络，Sub 6G 进行网络覆盖，在热点区域或者需要巨大网络容量和接入端口的场合（如自动驾
驶或 VR 等）使用 5G 高频支持大吞吐量互联。
由于毫米波穿透性差及视距传输特性，毫米波功率器件目前受诸多条件制约，难以低成
本做到很大的功率。这些特点决定 5G 毫米波基站的形式是大规模阵列形式，通过模拟/数字
混合波束赋形（BeamForming）合成较大功率的波束，增加 5G 毫米波传输的距离，并通过大
规模天线技术（Massive MIMO）等技术进一步拓展信号带宽。

2
 5G 毫米波封装技术白皮书

5G 毫米波通信按应用场景可分为移动场景和固定无线接入（FWA）等类型。图 2-2 是在
移动场景的应用，5G 高频信号可以形成较窄的波束追踪汽车、手机等移动目标，结合 Massive
MIMO 及时分等技术，实现 5G 毫米波多波束多用户有效互联。

图 2-2 移动应用场景

图 2-3 是固定无线接入（FWA）场景的应用，基站与用户之间的传输方向相对固定，波束
不需要实时跟踪目标和实时切换。用户可以是处于固定住宅、办公场所、工厂等固定场所的
小基站或 WiFi 等设备，小基站或 WiFi 再和终端用户通信。FWA 也可为移动范围不大的相对
固定终端用户通信，或用于基站间及基站与光纤接入端的数据回传。

图 2-3 FWA 应用场景

3
 5G 毫米波封装技术白皮书

2.1.2 雷达类

车载防撞雷达的芯片（24GHz、77GHz）封装已应用于市场，特别是 77GHz 封装雷达芯片

代表了目前毫米波封装商用的水平。目前毫米波雷达的主流可用频段为 24GHz 和 77GHz。毫
米波雷达频率越高，检测的分辨率越高，未来车载毫米波雷达频段将以 77GHz 为主。在欧洲，
由于 24GHz 已经被分配给射电天文，欧洲电信标准化协会于 1997 年确认 76～77GHz 为防碰撞
雷达专用频段。在美国，毫米波雷达采用 24GHz 和 77GHz 两个频段。在日本，毫米波雷达频
段逐步由 60GHz 转入 77GHz。在 2015 年的日内瓦世界无线通信大会上，77.5～78.0GHz 正式
划分给无线定位业务，以支持高分辨率的车载雷达。
车载毫米波雷达典型原理结构如图 2-4 所示，包括毫米波天线、电压控制振荡器(VCO)、
无线发射模块(Tx)、无线接收模块（Rx）和信号处理模块等。技术与工艺上可以将无线发射
模块、无线接收模块和电压控制振荡器集成在一块芯片上实现收发，即单片微波集成电路，
其中发射模块和接收模块一般有两发三收或三发四收两种方案。CMOS 和 SiGe 材料工艺成为
现今商用毫米波防撞雷达芯片的主流工艺。

基带信号
无线接收模块
(Rx) CAN总线；
FlexRay总线；
信号处理模块 车载以太网 电子控制系统；
(MCU) 车载计算平台

无线发射模块 电压控制
(Tx) 振荡器(VCO)

收发模块：单片毫米波集成电路（MMIC）

图 2-4 毫米波雷达典型原理结构

在以 77GHz 为主的车载毫米波雷达频段上，商用带封装的雷达芯片已有较多报道，以
Infineon、TI、NXP、ST 为代表。在封装样式上，主要采用圆片级芯片尺寸封装（Wafer Level
Chip Scale Packaging，WLCSP）和扇出型圆片级封装（Fanout wafer level package，FOWLP）
形式[1-3]。

4
 5G 毫米波封装技术白皮书

表 II-I 77GHz 车载雷达典型产品表

典型公司 产品型号 芯片工艺 封装形式 产品图片

ST STRADA770 SiGe eWLB
（Fanout）

NXP MR3003 RFCMOS WLCSP

TEF810X RFCMOS Fanout

Infineon RTN7735PL、 SiGe eWLB

RRN7745PL、 （Fanout）
RRN7746PL、
RPN7720PL

2.2 5G 毫米波封装需求与现状

2.2.1 终端构架

5G 终端将不仅局限于手机等移动终端的应用，在万物互联的 5G 时代，既有移动互联网
终端（将主要是 5G 手机），又有近乎“海量”的物联网终端。可以预见的终端（包括但不限
于）：一是 5G 手机终端；二是 VR/AR/MR/全息终端；三是物联网终端（比如智能可穿戴设备）；
四是车联网终端；五是工业互联网终端；六是行业定制终端；七是智能家居终端（比如智能
冰箱、AI 机器人等）；八是大屏幕终端（比如 4K/8K 终端）。
针对终端架构，5G 终端将同时支持毫米波和低频（sub-6GHz）频段。在终端内部，由基
带的调制解调器分别与毫米波和 sub6 的射频集成电路相连接，接收和发送相应的信号,同时
支持 2/3/4/5G 多模基带和射频。毫米波频段应用于满足城市热点、郊区热点与室内场景极
高的用户体验速率和峰值容量需求。由于毫米波传播损耗大、高频电路寄生效应复杂，电路
损耗较大，芯片设计及其相应的封装设计也有很大的难度，阵列化是解决传播损耗问题的有
效途径。对于终端芯片而言通常是多通道架构，其芯片设计仍在起步阶段。

5
 5G 毫米波封装技术白皮书

图 2-5 为 Qualcomm 发布用于 5GNR 首款智能手机参考设计的 28GHz 毫米波芯片[4]。参考

设计旨在手机的功耗和尺寸要求下，对 5G 技术进行测试和优化。该芯片的天线方案采用 AiP
技术，尺寸约为 5 美分大小。

图 2-5 Qualcomm 用于 5G NR 首款智能手机参考设计的 28GHz 毫米波芯片实物照片

基于终端架构，针对毫米波芯片封装提出的相关需求主要有：
（1）低损耗互连
对于 5G 毫米波通信系统，互连损耗主要影响发射机功放的输出功率和接收机混频器的转
换增益。毫米波传播损耗较大，寄生效应复杂，因此在收发芯片的输入输出口，芯片焊盘与
封装焊盘之间应尽可能减小插入损耗，同时也需要封装有良好的驻波特性。
（2）良好的多通道隔离
为了提高毫米波芯片的集成度，通常将接收、发射通道集成在单芯片中，因此通道间的
隔离相当重要。收发芯片在片测试的隔离度通常可以达到 50dB 以上，但加入封装后，会恶化
到 20、30dB，因此如何提高通道间的隔离度，也是封装设计需要考虑的重要因素。
（3）良好散热特性
消费电子产品通常需经受高低温状态，而温度的变化对芯片性能有着不可忽视的影响，
高温条件下性能的恶化尤为明显。封装热阻是重要的产品参数，封装结构、材料选择和系统
散热方案是影响热阻的主要因素，同时也需兼顾以智能手机为代表的终端产品对薄型化的需
求。
（4）封装天线（AiP）集成
作为无线系统中的重要部件，天线有分离和集成两种形式。集成天线包括片上天线（AOC）
和封装天线（AiP）两大类。考虑到成本和性能，AOC 技术更适合于太赫兹频段。AiP 技术是
基于封装材料与工艺，将天线与芯片集成在封装体内，实现系统级无线功能的技术。
AiP 技术顺应了硅基半导体工艺集成度提高的潮流，也将会为 5G 毫米波移动通信系统提
供很好的天线解决方案。尤其在终端应用中（移动终端、可穿戴设备等），天线增益需求不

6
 5G 毫米波封装技术白皮书

高，且毫米波波段的天线尺寸本身就比较小，这些优势使得 AiP 技术有着广阔的应用前景。

图 2-6 为谷歌 project soli 手势识别雷达芯片，产品集成了 AiP 技术[5]。

图 2-6 谷歌 project soli 封装天线

2.2.2 基站架构

针对基站架构，5G 毫米波通信系统目前主流方案采用的是大规模阵列天线方案。和 Sub6G

不同，由于天线阵列数量太多，5G 毫米波电路一般采用数/模混合的方式实现天线的波束赋
形。如图 2-7 所示，系统通常由多个数字通道（ADC/DAC Chip）组成，每个数字及变频通道
（UP/Down Converter Chip）又对应多个模拟射频通道（BeamForming Chips），射频通道中
有功分器、放大器、移相器及可控增益放大器等电路。在应用中每个数字通道可以独立形成
多个波束，也可以与多个数字通道合成一个波束，实现较大的有效的全向辐射功率（Effective
Isotropic Radiated，ERIP），传输至更远的距离，即为数/模混合波束赋形。

7
 5G 毫米波封装技术白皮书

图 2-7 5G 毫米波系统中典型的原理框图

图 2-8 为 BeamForming 芯片（或包括其它射频芯片）和天线板集成的一种参考形式。图

中黄色色块是天线振子，蓝色色块是 BeamForming 芯片，大规模天线阵列被划分成数个子阵，
深灰色齿状物是散热片。出于尺寸、散热以及成本等因素的考虑，毫米波基站单元一般采用
大规模阵列天线，天线阵子数可达到 256 个或更多。阵列天线方案中半波长单元间距带来的
高集成度难题，是 5G 毫米波应用中面临的瓶颈问题之一。为了实现高密度集成，需要对芯片
外围电路要求尽量简单，外部小容值和感值的滤波、去耦电容电感等尽量做到芯片内部，硅
基多通道毫米波芯片是高密集成应用发展的趋势，将成为 5G 毫米波通讯中的基础器件。除图
2-8 的硅基小功率多通道应用，高效的中、大功率化合物半导体（GaAs，GaN 等）前端芯片在
5G 毫米波系统中某些场合也有应用。

8
 5G 毫米波封装技术白皮书

图 2-8 基站用毫米波 AiP 结构参考形式

表 II-II 为毫米波芯片典型产品列表[6-8,3]，主要有裸 Die、方形扁平无引脚封装（Quad

Flat No-lead Package，QFN）、WLCSP 和扇出型封装等多种形式。以往裸 Die 毫米波芯片通
常通过金丝键合（Wire Bonding，WB）封装成单板级别的功能模块在系统中使用，这种方式
并不适合 5G 毫米波通信这种需要大批量低成本的生产需求。QFN 封装则适用于引脚数较少的
芯片或器件。此外，为了降低芯片与封装互连结构寄生效应对毫米波信号传输的影响，毫米
波芯片采用倒装焊接（Flip Chip，FC）或无键合线的连接方式，如 WLCSP 和圆片级扇出型封
装形式。由于裸 Die 信号直接通过再布线层（RDL）与锡球相连，芯片的封装（植锡球）和测
试都在晶圆上完成，这种圆片级封装形式可以做到毫米波信号传输损耗较小，且在大批量生
产时可以有效压缩封测成本。
表 II-II 毫米波芯片典型产品列表

典型公司 产品型号 芯片工艺 封装形式 备注

Anokiwave AWMF-0135 Si QFN 5G Tx/Rx Quad Core IC

AWMF-0139 Si WLCSP 24.25-27.5GHz

AWMF-0108 Si QFN 5G Tx/Rx Quad Core IC

AWMF-0157 Si WLCSP 26.5-29.5 GHz

AWMF-0145 Si WLCSP 5G Rx Quad Core IC

37.1 - 40.0 GHz

AWMF-0144 Si WLCSP 5G Tx Quad Core IC

9
 5G 毫米波封装技术白皮书

37.1 - 40.0 GHz

AWMF-0156 Si WLCSP 5G Tx/Rx Quad Core IC

37.1 - 40.0 GHz

Avago AMMP-6233 PHEMT 5x5mm SMT 18-32GHz LNA

package

AMMC-6333 E-mode Bare Die 18-33 GHz 0.2W MMIC

PHEMT Driver Amplifier

AMMC-6442 D-mode Bare Die 37-40 GHz 1W Power

PHEMT Amplifier

AMMP-6442 D-mode 5x5mm SMT 37- 40 GHz, 1W Linear

PHEMT package Power Amplifier

IDT F6502 SiGe BiCMOS 62-BGA 27 to 31GHz SATCOM

package 8-channel Transmitter

Infineon BGT70 SiGe eWLB 71.0-76.0 GHz

RF Backhaul
（Fanout）

BGT60 SiGe eWLB 57.0-64.0 GHz

RF Backhaul
（Fanout）

基于基站架构，针对毫米波芯片封装提出的相关需求主要有：
（1）良好的接地和低损互连
良好的接地是保证毫米波芯片性能的基础，毫米波芯片需要设计足够多的接地通道。此
外，由于频率已经上升到毫米波频段，毫米波芯片对封装上的任何微小的不匹配都会比较敏
感，对芯片的性能指标产生明显的影响。因此，封装需要尽量降低互连插入损耗，同时回波
损耗指标要较好。在封装设计过程中需要进行必要的仿真，以取得较好的高频性能。
（2）良好的热设计
由于大规模阵列天线的限制，毫米波芯片需要被密集排布放置。虽然单个芯片热耗并不
是太大，但很多个芯片集聚在一个厘米级的阵面上，导致总的热耗会很高。在天线阵列上使
用的芯片，由于芯片的焊接面正对的是天线阵列，导致焊接面无法作为主要散热路径，芯片
的主散热面一般定义为芯片的顶面。毫米波基站不仅对散热要求较高，还包括其他一些参数，
如功耗的控制、封装热阻的大小及主散热面的选择和设计等。因此，封装结构和材料选择对
于热设计很关键。
10
 5G 毫米波封装技术白皮书

（3）与天线集成
5G 毫米波有源电路和天线阵列可以集成封装在一起作为一个模块（AiP 等）使用。5G 毫
米波基站需要满足高增益和宽带宽（500MHz 以上）的需求，基站阵列天线通常采用多层结构。
构成天线的载板板材要求介电常数（Dk）数值稳定、容差值小，以保证毫米波性能的一致性；
损耗角正切（Df）小，保证毫米波走线的低损耗。除此以外，还要考虑天线阵面的翘曲控制，
以保证天线与芯片连接的可靠性。
（4）适用于规模生产和组装
5G 毫米波天线单元间距很小，对应的毫米波芯片体积同样要求很小，且芯片封装同样需
要考虑适应单板加工和焊接，适应芯片密集排布放置的要求。相对于终端产品，基站产品单
板面积一般比较大，装配所用表贴工艺和 PCB 板技术相对落后，因此封装需考虑降低 PCB 加
工和芯片焊接的难度。
此外，由于毫米波天线单元一般非常多，相应芯片对成本非常敏感，一般要求分摊到每
单个通道上毫米波芯片的成本要很低，相应的平摊到单个芯片封装的成本也要很低。因此，
需要选择可规模生产和低成本的封装形式。

2.2.3 毫米波芯片特点

5G 毫米波芯片根据芯片工艺和应用需求不同分为两大类：硅基多通道毫米波芯片和高效
率化合物毫米波芯片。前者主要适用于高集成度、低功耗和低成本需求；后者主要适用于高
线性度、高效和大功率的需求。
为了突破 5G 毫米波系统高集成度的瓶颈问题，考虑到集成度、成本与功耗，硅基（CMOS、
SiGe、SOI 等）毫米波多通道芯片将成为实现毫米波大规模阵列集成的基础器件。国际上，
此类芯片的研究在 2006 年前后进入毫米波频段，此后开始向工程化、商业化方向发展。国内
的芯片设计从 2009 年前后进入毫米波频段，目前已具备了多通道毫米波芯片设计与产业化的
能力。主流的封装形式都适用于硅基芯片，针对毫米波应用，硅基多通道毫米波芯片封装主
要考虑其电学性能、散热、AiP 集成和成本等方面。
大功率、中小规模阵列的基站对于高效大功率的功放有着迫切需求，化合物功放具有更
优异的效率、线性度和芯片面积；化合物开关具有更高的功率容量和低插损；化合物接收端
具有更低的噪声系数。综合考虑成本和性能，将功率放大器与低噪放、开关等可融合形成的
毫米波前端，与硅基多通道毫米波芯片相互配合，形成大功率中小规模的 5G 毫米波基站的高

11
 5G 毫米波封装技术白皮书

效解决方案。因此，硅基与化合半导体芯片进行高性价比的异构融合也是一个重要技术方向，
而封装是实现其异构集成的主要技术手段。化合物芯片与硅基芯片主要区别是材质不同，而
且需要双面引出（通常有接地电极）。目前，主流的封装形式并不适用于硅基、化合物芯片
和天线的异构集成，因此需要开发新的异构集成工艺，甚至是 3D 异构集成工艺。

3 5G 毫米波封装技术简介

封测是集成电路产业化的关键环节之一，在毫米波频段尤为重要。为了适应 5G 毫米波系
统高频应用、高集成度和批量低成本的需求，对封装技术提出了更高的要求。基于 5G 毫米波
终端和基站两大应用需求，可发展有机基板封装、圆片级芯片尺寸封装和扇出型封装等多种
形式。其中，由于硅基多通道毫米波芯片将成为 5G 毫米波系统的基础器件，因此要着重发展
硅基的毫米波封装技术。此外，为了满足硅基、化合物芯片和天线的异构集成应用，需要开
发新的三维异构集成工艺。

3.1 有机基板封装

有机基板封装技术主要基于 WB 和 FC 两互连方式，基板材料分为刚性基板与挠性基板两
种，目前市场大量应用的是刚性基板。有机基板封装形式灵活，可适用于单芯片、2D/3D 多
芯片封装，也可以将无源器件、异质芯片/结构集成在一个封装体内。其主要的封装外形是球
栅阵列（Ball Grid Array，BGA）封装（如图 3-1（a）所示）和栅格阵列（Land Grid Array，
LGA）封装(如图 3-1（b）所示)。LGA 形式通过锡膏直接与 PCB 母版进行焊接，因此实现了更
好的电性能以及更薄的产品尺寸。目前，手机中的 PA、PAM、MEMS 等模组大都以 LGA 形式的
SiP 封装。

（a） （b）

图 3-1 BGA 和 LGA 封装底部实物图

12
 5G 毫米波封装技术白皮书

为了满足毫米波频段的高频传输，封装设计需要满足损耗小、反射小和良好接地等需求。
影响其电学性能的主要是封装结构和材料属性，主要体现在键合和贴装方式、基板材料和塑
封料材料等几个方面：
（1）键合和贴装方式
早在上世纪九十年代，Fraunhofer 等研究机构已经针对 WB 和 FC 互连在毫米波的应用展
开研究[9]。研究表明 FC 互连明显好于 WB 对的传输特性。同样，LGA 形式缩短了封装基板与
PCB 之间的互连距离，也有利于毫米波信号的传输，在翘曲较小的情况下采用该种封装形式。
因此，FC 的键合形式更适用于毫米波传输。
（2）基板材料
基板作为封装载体，对芯片的电性能、热传递、应力及可靠性起着重要的作用。为了满
足易于加工的需求，AiP 天线类型主要选择贴片、偶极子天线等平面形式。当基板作为毫米
波天线载体时，需要满足损耗角正切足够小、介电常数的数值稳定。除此之外，基板材料需
要稳定，选择匹配的热膨胀系数（coefficient of thermal expansion，CTE），特别是在 Z
方向，要保证较小的阵面形变。基板中铜箔所形成的导线用作信号传输，由于趋肤效应的影
响，铜箔表面粗糙度对高频信号的传输性能影响显著。
（3）塑封料材料
塑封料在封装工艺中将芯片及其他电路覆盖，起到保护芯片、焊线等结构的作用，另外
可以隔绝外界对电气性能的影响。由于塑封料主要有填料（二氧化硅）及环氧树脂介电材料
组成，因此介电材料性能依然将对 5G 毫米封装的电性能产生影响。所以较低的 Df 为 5G 毫
米波封装中塑封料的选择关键。
出于散热和成本考虑，有些封装结构并不覆盖塑封材料，仅仅采用底填料保护 FC 凸点。
图 3-2 为 LG 公司研究的 28GHz CMOS 2*4 阵列天线收发机，可以用于终端系统[10]。RF 芯片
直接倒装到多层高密度互连板（HDI）上，实现良好的电学连接。同时，利用多层 HDI 板形成
AiP 阵列天线对外辐射电磁波。

13
 5G 毫米波封装技术白皮书

图 3-2 28GHz CMOS 2*4 阵列天线收发机和测试板实物图

3.2 圆片级芯片尺寸封装

传统芯片封装技术始终在“晶圆先切割再封装”的大框架中逐渐演进，直至圆片级封装
（wafer level packaging，WLP）的出现。90 年代末本世纪初，圆片级封装技术开始发展起
来并逐渐商业化。与传统的芯片封装工艺不同，这种圆片级封装的特点是“先封后切”，通
常不需要引线框架或基板，而且封装过程中绝大部分工艺步骤或所有工艺步骤都是在晶圆上
直接完成，最后才将加工后的晶圆切割成分离的独立器件。由于圆片级封装后的芯片尺寸与
封装前的裸芯片几乎一样，因此也称为圆片级芯片尺寸封装（WLCSP），是一种扇入型封装方
式。
与传统封装相比，WLCSP 具有显著的优点：①成本降低：在最终切割前进行圆片级测试，
减少了传统封装中的多次测试过程，大幅降低测试成本；相比于 FCBGA 产品，WLCSP 去除了
基板，也降低了加工成本。②电学性能好：可实现更短的互连寄生，光刻预成型布线工艺可
形成低表面粗糙度，线条公差小，适用于毫米波应用。③散热性能好：硅衬底背面直接裸露，
热阻小。④封装加工效率极高：可以多个圆片同时加工。⑤尺寸更小：与芯片尺寸相同，更
适合终端等小型化、薄型应用场景。WLCSP 迎合了移动及通信设备越来越强的小型化和集成
化需求，即使在全球经济前景不明的背景下，其仍以超过 10%的年复合增长率高速成长。
WLCSP 限于其自身工艺特点，仅适用于单芯片 Si 基封装，并不适用于多芯片封装。WLCSP
封装技术已经在毫米波产品中有所应用，但仍面临着很多限制。在 5G 毫米波通讯基站的应用，
目前处于初始应用阶段，存在的主要限制有：
（1）管脚数目和贴装限制
14
 5G 毫米波封装技术白皮书

随着毫米波芯片通道数的增多且芯片尺寸、成本的限制，未来会有更高 I/O 管脚密度的

需求，即需要采用更小的焊锡球间距。更密的焊锡球间距也意味着更小的焊球高度，这才有
利于毫米波信号传输。现有的圆片级封装工艺可满足 300μm 或更小的球间距，但会进一步增
加板级贴装的技术难度和成本。就目前的技术来看，板级主流的工艺是 400μm，高密度板可
达到 350μm。间距减小对于贴装设备的要求会提高，同时贴装良率会降低，但小间距的 WLCSP
贴装是技术发展的趋势。
（2）可靠性需求
WLCSP 已经在终端产品中得到广泛应用，超过 90%的 WLCSP 产品都可以在手机和平板电脑
中找到。但由于 WLCSP 没有塑封材料保护，相对于其他封装形式的产品可靠性有所下降。为
了满足可靠性要求更高的应用场景，需进一步提高 WLCSP 的可靠性，SPIL 等公司也发展了 5
面或 6 面包封的扇入型封装形式。经过可靠性实验，5 面包封的扇入型封装可以满足：芯片
级 TCT 1000 循环，uHAST 96 小时和 HTSL 1000 小时的可靠性验证；板级 TCT 1000 循环和 30
次跌落的可靠性验证[11]。

3.3 圆片级扇出型封装

圆片级扇出型封装技术（FOWLP）可以在晶圆上通过再布线层将单个芯片的 I/O 进行扇出，

增大单个封装面积，从而提高整体 I/O 数。圆片级扇出型封装技术从最初的 200mm 圆片发展
到现在主流的 300mm 圆片，甚至 330mm 圆片。与 WLCSP 封装相比，如图 3-3，FOWLP 封装具有
以下优势：①与 WLCSP 封装类似的，具有优良电学特性；②采用塑封材料保护，可靠性更高；
③不受单个芯片尺寸限制， I/O 数多；④可以实现高密双面互连、多芯片或 3D 堆叠，可实
现滤波器、AiP 天线等无源器件；塑封料具有较低和稳定的 Dk 和 Df 介电属性，从而保证天
线性能。

图 3-3 扇入型和扇出型封装对比

扇出型封装的技术路线有很多种,可以分为芯片正面朝上的扇出型封装和芯片正面朝下
的扇出型封装和 3D 集成（分为芯片正面朝上和正面朝下的方式）等。2006 年第一代 FOWLP
技术是由德国英飞凌公司开发的嵌入式圆片级球栅阵列（embedded wafer level ball grid
array, eWLB）技术和美国飞思卡尔公司研发的重分布芯片封装技术(redistributed chip

15
 5G 毫米波封装技术白皮书

packaging，RCP)。2009-2010 年，英特尔开始推动扇出型的圆片级封装量产，主要为手机基
带芯片的单芯片封装。2010 年，星科金鹏、日月光等公司均开展了扇出型封装技术的研究工
作。2016 年，苹果公司 iphone7 的处理器 A10 采用了 TSMC 的 InFO（Integrated Fan-Out）
封装技术，迅速形成了示范作用。扇出型封装从过去单一集成手机的无线基带芯片、射频芯
片、电源管理芯片等中低端应用领域，发展到目前的手机应用处理器芯片、动态存储器芯片、
车载雷达、无人驾驶等高端应用领域。
扇出型封装技术在 5G 毫米波波段应用的主要推动力是其良好的高频特性。2015 年台积
电公司对比了 CMOS 工艺和 InFO 技术在高频性能方面的区别[12]。在传输线方面，工作于 67GHz
频率的共面波导传输线和微带线的单位传输损耗分别为 0.35dB/mm 和 0.34dB/mm，而 CMOS 技
术为 0.51dB/mm。在毫米波天线方面，采用 InFO 技术的 60GHz 和 70GHz 的天线增益分别为 5dBi
和 3dBi，这在 CMOS 工艺技术上是不可能实现的。相对于传统的 FC 封装，没有凸块高度限制，
直接采用铜互连，可降低 bump 高度带来的信号损失，可应用于未来高于 300GHz 的产品[13]。
基于圆片级工艺技术，扇出型封装的加工精度、表面粗糙度等性能更好。去除了基板介质材
料，采用较低 Dk/Df 和较好热稳定性的聚酰亚胺（polyimide）介电材料，互连距离更短，适
应于更高频率的应用。
成本仍是扇出型封装希望进一步降低的，类比应用处理器（Application Processor，AP）
高密封装应用，除了苹果采用 InFO 工艺外，三星、联发科等仍然主要应用 FCCSP(Flip Chip
Chip Scale Packages)技术。因此，业内正在尝试一种大尺寸的板级扇出型封装（Fan-Out
Panel Level Packaging，FOPLP）新途径，但仍需解决大板制备的标准、关键性设备、芯片
偏移、光刻对位、翘曲、拿持及测试等问题。

3.4 框架封装

框架作为集成电路的芯片载体，是一种借助于键合材料（金丝、铜丝、银丝）实现芯片
内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，分为冲压成型和蚀刻成
型两种框架制作方法。塑封料在封装中将芯片及其他电路覆盖以隔绝外界对电气的影响，起
到保护芯片、焊线等结构的作用。框架材料的选择主要根据产品需要的性能，如强度、导电
性能以及导热性能来选择。铁镍合金的热膨胀系数与芯片接近，强度较高，价格高；铜系合
金(无氧铜、脱氧铜)的导电性、散热性好，价格较便宜；铁材的价格最便宜。

16
 5G 毫米波封装技术白皮书

框架封装主要适用于 WB 芯片，特别是大功耗化合物芯片封装，可以兼顾背面接地、散热
和正面电路引出，适用于高频应用的主要为 QFN 形式。相对于低频应用产品，5G 毫米波封装
需满足高散热、高频、高脚位数、高可靠性等需求：
（1）高散热需求
框架封装在高频产品中的应用主要利用了其框架散热好的特点。随着芯片集成度增加和
芯片功率的增加，塑封料作为导热的路径之一，高散热塑封料可以加快热量传递，确保芯片
在高温下工作。相对常规塑封料，高散热料从高导热填料、高导热树脂和均匀界面三个方面
进行降低其热阻，同时要保证粘度特性。
（2）高频传输需求
由于塑封料主要由填料（二氧化硅）及环氧树脂介电材料组成，介电材料性能将对 5G 毫
米封装电性产生影响，其高频损耗不能忽略。因此，需要 low Dk/Df、低漏电流的塑封料解
决高频产品的需求。此外，WB 互连和框架产生的寄生效应对高频应用也有很大影响，需要在
芯片设计初期将框架封装的寄生影响考虑在内进行匹配。
（3）高脚位需求
方形扁平无引脚封装 QFN 作为框架封装中密度最高、脚位数最多的产品，主要是间距为
0.5mm 的单圈产品。在脚位数已经无法满足产品的需求情况下，更小间距的产品以及多圈 QFN
的开发是高脚位的发展趋势。小间距的 QFN 通过缩短脚和脚之间的间距来增加 Lead 数量，但
是带来 QFN 加工和组装难度的增加。
（4）高可靠性需求
塑封料为填充物和环氧塑脂组成，在高温下，塑封料会出现分解现象，导致产品可靠性
降低，而高玻璃化温度（Tg）塑封料可以解决此问题，确保高温产品在长时间作业的可靠性。

3.5 其他封装形式

针对于高频应用，除了上节介绍的几种典型的封装形式外，陶瓷等封装形式或新技术路
线也不断发展，为 5G 毫米波应用提供了更多的选择。
（1）陶瓷封装
以往毫米波产品基本上用于军工和国防等高尖端领域，其采用的封装技术通常为金属封
装或者陶瓷封装，这两种封装形式具有很高的可靠性。其中，LTCC 技术为高集成度的毫米波
微系统提供了一个很好的途径，其材料介电常数低、布线导体方阻小、传输损耗小、热传导

17
 5G 毫米波封装技术白皮书

性能优良、热膨胀系数与硅器件匹配，信号传输线采用了 Au、Ag 等良导体，信号传输速度快，

具有很好的微波性能。为了适应高频应用，陶瓷封装也从传统的 WB 向 FC 互连方式发展。但
其高昂的封装成本不适于在消费类电子和民用产品中大规模推广。
（2）扇出型封装新技术路线
为了进一步实现扇出型封装的 3D 集成并提高其散热能力，一些新技术和新办法不断提
出。如采用 TMV（Through Molding Via）、电镀铜柱等方式在塑封料上形成垂直互连结构，
结合堆叠技术实现堆叠封装（Package on Package，PoP）3D 集成；采用双面布线技术实现
天线集成等。此外，硅基扇出型封装技术，通过硅上高精度刻蚀腔体将芯片埋入，重构硅圆
片，再进行扇出布线和植球等工艺，可提高散热能力，并降低晶圆翘曲，目前这种工艺已经
实现在 40GHz 的产品应用。
大尺寸的 FOPLP 是一条降低扇出型封装成本的新技术途径。板级制造可以充分利用圆片
级封装和 PCB/平板显示/光伏行业的专业知识及基础设施，实现大尺寸、低成本的产品制作。
目前 FOPLP 技术仍在研发阶段，主要分为 substrate 和 substrate less 两大类。
（3）框架型封装新技术路线
针对管脚密度更高的产品，发展出多圈 QFN 工艺。采用电镀工艺电镀出 lead，可以进行
自由走线和 lead 布局，因此，脚位数可以扩大，兼备 BGA 走线和脚位多的特点，同时具备
QFN 铜基材高散热的优势。

3.6 国内外封装技术发展现状

从封装技术的发展来看，DiP、SOP、QFP 和 QFN 等封装属于传统封装范畴，之后采用 WB

互连的有机基板封装来实现（如 BGA、LGA 等），并逐渐采用在封装基板上的倒装芯片实现（如
FCBGA 等），之后新的封装形式与封装技术不断出现，如圆片级封装（含扇入型和扇出型）、
系统级封装、三维封装等。中国大陆封装测试企业已经实现了 FCBGA、FCCSP、WLCSP、BUMP、
SiP 等中高端封装技术的量产。中国大陆部分主要封测企业的集成电路产品中，先进封装的
占比已经达到 40~50%的水平。中国大陆集成电路封装市场增长的主要动力，来自于计算机、
网络通讯、消费电子、汽车电子、工业控制等市场。其中，圆片级封装的市场增长是封装技
术今后的发展重点。
基于 WLCSP 封装的芯片广泛应用于手机、平板、PC、医学、汽车电子等领域，主要的产
品有 WiFi/BT combos，RF transceivers，PMICs 和 DC/DC converters，MEMS，Image sensors，
18
 5G 毫米波封装技术白皮书

ESD/EMI IPD，MCU 等。WLCSP 封装技术相对成熟，业内主要的几大封测代工厂（OSATs）如：

ASE，JCET/STATS ChipPAC，Siliconware Precision Industries，Amkor 等都有具有量产能
力。除此之外，Texas Instruments （IDM，整合元件制造商）和 TSMC（Foundry，晶圆代工
厂）也占有一定的市场份额。中国大陆部分主要的封装厂的 WLCSP 量产能力也趋于成熟[11]。

图 3-4 国内拥有扇入型封装 bumping 技术能力的主要公司

由于扇出型圆片级封装技术的灵活性，世界上主流的研究机构、晶圆制造企业、封装企
业、基板企业等都加入到这一领域的研发和竞争中，包括英飞凌（Infineon）、星科金朋
（StatsChippac）、台积电（TSMC）、台湾日月光（ASE）、Nanium、台湾 ADL、飞思卡尔
（NXP/Freescale）、韩国纳沛斯（NEPES）、日本 J-Devices 等。从扇出型封装技术主要专
利布局中可以看出[14]，如图 3-5 所示，2016 年底专利排名前 15 的国内公司有长电科技（JCET/
STATS ChipPAC）、华进半导体（NCAP）、通富微电（Fujitsu）和华天科技（Hua Tian Technology），
表明国内企业在扇出型封装技术开始布局积累。板级扇出型封装技术部分，台湾 PTI 主要采
用 substrate less 路线，韩国的 SEMCO 结合了载板和半导体技术。而中国大陆部分，华进半
导体、京东方等公司相继开展 FOPLP 技术研究，其中华进半导体已经先后组织了两期 FOPLP
联合体。

19
 5G 毫米波封装技术白皮书

图 3-5 扇出型封装技术主要专利布局

由于硅基多通道毫米波芯片将成为 5G 毫米波系统的基础器件，因此硅基封装也是封装技
术的主要发展方向。但在大功率、中小规模基站等应用场景中，化合物毫米波前端芯片与硅
基多通道芯片需要相互配合。金属、陶瓷和以 QFN 为代表的框架封装是高频化合物芯片的主
要封装形式，其中 QFN 封装由于其成本优势更有利于民用。AiP 技术已经在有机基板封装、
扇出型封装等形式上体现，但对于化合物芯片的整合方面仍需深入研究，即需发展新的异构
集成工艺，甚至三维异质集成封装技术。
今后，封装技术发展的重点是高频和高速的应用，其中 5G 毫米波通信是高频应用的典型
场景。中国大陆在先进封装工艺上已经积累了不少经验，但对于高频产品应用上仍然欠缺，
特别是 5G 毫米波应用不仅需要在封装工艺、材料选型上特别注重，还需结合协同设计技术。

4 5G 毫米波封装设计技术

封装作为芯片与 PCB 系统板之间的桥梁，封装不仅要承载着功率分配、信号分配、散热

和包装保护的作用，还起到小型化、高密度、系统化和异质集成的作用。高端应用下，封装
技术不仅仅满足于封装工艺成熟度，更需要保证封装后的产品性能。由于设计技术可以提前
预判风险，缩短研发周期，因此合理的封装设计必不可少。为了适应 5G 毫米波产品小型化、
多功能、低成本的需求，封装设计技术也面临巨大的挑战。本章主要从协同设计和 AiP 集成
技术角度，阐述 5G 毫米波封装设计技术的应用和挑战。
20
 5G 毫米波封装技术白皮书

4.1 协同设计技术

封装不仅仅实现产品内外部的电路互连，也为产品内部的芯片、器件提供一个稳定可靠
的工作环境，封装的优劣性直接影响 5G 毫米波产品的性能。协同设计技术需要从芯片、封装
和系统协同设计出发，综合考虑电学、热学和热机械等物理性能，建立封装设计与工艺融合
方法，进行可制造性、可靠性和可测性设计，达到封装设计与工艺的迭代优化。
（1）电学系统协同设计
针对毫米波芯片封装，首先需要保证毫米波信号在设计带宽内的传输性能，即满足低损
耗、低反射、良好接地和高隔离度设计。低寄生需求使得封装设计不断降低互连长度，诸如
从引线键合向倒装焊接技术发展，或采用圆片级扇出型和扇入型工艺去除基板和凸块高度的
影响。但具体产品的设计方案选择需要充分考虑系统应用环境、芯片、成本以及封装工艺能
力等选择，并不能单纯以互连短来判断。
毫米波应用中，单纯的封装设计远远不够。传统化合物芯片设计时默认采用 WB 互连形式，
并不考虑封装材料对其互连传输和匹配的影响。尤其是化合物芯片有向 FC 互连的发展趋势，
更需要芯片-封装协同设计。此外，AiP 集成时需考虑封装互连与天线的宽带匹配，封装系统
应用时需考虑芯片-封装-系统协同设计，以满足高频、宽带、低损的需求。
（2）热设计
封装的热设计非常重要，热学性能不仅影响产品的可靠性，更重要的是温度对毫米波芯
片性能影响较大，可以直接影响其线性度、增益等指标。5G 毫米波应用中，特别是基站，由
于天线阵面密集、数量多、通道多和信号带宽宽；数字和射频电路的功耗都比较大，且热耗
分布比较密集，热设计是一个很大的挑战。终端应用中散热更是影响待机时间和用户体验的
重要因素。
封装作为导热通道，主要作用是要将芯片热耗导出到系统中散热。从芯片方面讲，5G 毫
米波芯片分为硅基芯片和化合物芯片两大类，不同制备工艺的芯片在工作时允许的最大结温，
包括工作时不损坏结温和长期可靠工作（如≥106 小时）允许结温有所差异；不同芯片的功
率密度也不一样。从封装方面讲，由于不同的封装基材、不同芯片的互连方式，甚至不同局
部设计下封装的导热特性的不同，需要在封装设计阶段优化布局、结构和材料来实现封装方
案。从系统方面讲，基站应用中由于长期工作可靠性、噪声、成本和体积等原因，主要采用
自然对流散热方式。终端应用中由于空间有限，更只能采用自然对流散热方式。芯片在系统

21
 5G 毫米波封装技术白皮书

中的布局和封装主导热通道设计是影响散热效果的重要因素。因此，热学设计更需要芯片-
封装-系统协同设计。
（3）多物理场耦合设计
结构设计历来是封装设计中的重要部分，尤其是封装已经发展到圆片级，甚至是三维集
成形式。结构设计可以预估封装翘曲、应力等性能，图 4-1 中显示了圆片级扇出型封装翘曲
仿真与实验对比情况，仿真最大翘曲为 3.3mm，实验结果最大翘曲为 3.5mm，根据仿真优化分
析可以降低装配和可靠性风险。此外，也可以针对关键工艺和可靠性性能，进行不同工艺条
件和可靠性标准下的数值模拟，通过试验设计(Design of Experiment，DOE)仿真和优化，对
材料选型、工艺参数调整和结构设计等进行指导。涉及到热-力耦合，湿-热-力耦合等多物理
场耦合理论。产品的力学等特性最终也会通过材料和结构影响到电学特性和热设计，因此 5G
毫米波应用时，应充分考虑电-热-力多物理场等的耦合作用。

图 4-1 圆片级扇出型封装翘曲仿真与实验对比

产品的电学、热学、力学等性能都可以归结到封装结构和材料选择，并由实际的封装工
艺来实现。协同设计可以看作是一种系统级最优设计技术，整个系统内所有要素相互关联，
仿真与设计、设计与加工相互制约，相互影响，必须协同地解决相互间的问题。

4.2 AiP 集成技术

5G 通信技术中，利用大规模 MIMO 天线阵列实现波束成形、扫描、追踪、锁定，是需要

解决的核心技术之一。其中，随着毫米波系统应用频率越来越高，使得天线有可能在封装的
尺度内集成实现，即以 AiP 技术实现高度集成。由于 AiP 技术能够很好的兼顾天线性能，而
且提高了系统集成度，因此在很多应用场合都开始针对 AiP 技术的研究，比如 28GHz 无线通
讯，60GHz 短距离无线通讯以及各类雷达芯片封装等应用。

22
 5G 毫米波封装技术白皮书

实际上业内已经陆续发布了不同封装工艺下的 AiP 研究成果，诸如：IBM 公司基于 LTCC

陶瓷封装实现 60GHz AiP 设计[4](图 4-2（a）)，Qualcomm 基于有机封装实现 802.11ad 60 GHz
AiP 设计[15] (图 4-2（b）)；SUCCESS 合作团体基于框架封装实现 122GHz AiP 设计[16] (图
4-3（a）)，奥德利 JKU 基于 eWLB 实现 160 GHz AiP 设计[4] (图 4-3（b）)。

（a） （b）

图 4-2 基于 LTCC 和有机基板封装的 AiP 应用

（a） （b）

图 4-3 基于框架和圆片级扇出封装的 AiP 应用

针对实际应用需求，AiP 设计有如下特点：
（1）基站用 AiP 基板需求
基于 5G 毫米波基站应用，为了提高天线带宽，天线层数较多，一般最少 6 层，加上其它
电路部分，整个层数一般在 10 层以上。而且为了提高天线增益，天线层要比普通封装基板厚。
此外，HDI 板可适合于多层需求，也被用于 AiP 天线和互连。
（2）AiP 介质材料参数需求
AiP 设计要求介质材料的 Dk 适中、稳定、容差小，材料的 Df 小以减小毫米波损耗。为
了减小天线尺寸，可选择相对介电常数较高的基材。
（3）AiP 加工需求

23
 5G 毫米波封装技术白皮书

为了适应较为复杂的控制信号、毫米波走线和内外层的功分网络等各种信号的互连特点，
需采用盲埋孔等工艺设计。AiP 互连焊球在满足性能条件下，应尽量采用大间距焊球，降低
与系统板互连的装配难度。扇出型封装适用于终端等增益需求相对较低的应用场景，为了提
高天线性能，基于扇出型封装的 3D 异构集成技术路线仍需进一步发展。
（4）AiP 协同设计需求
AiP 应用时需要考虑多路功分网络的设计，对双极化 AiP 还可能还要考虑两套的功分网
络设计。由于芯片与天线直接互连，芯片及其互连布线对天线方向图的影响在设计之初需要
考虑。此外，还需要考虑封装结构设计与系统热设计，考虑与其它系统板热匹配、装配工艺
等问题。成本也是 AiP 设计方案的重要考量因素。
（5）AiP 测试方案需求
传统天线测试方式，天线单独设计后可在毫米波微波暗室环境下进行性能测试，封装采
用传统的测试方案。而 AiP 设计需要将芯片电路驱动后连同天线一起进行测试，增加了测试
的难度，并且需要研究新的空口测试方法和评估体系，因此 AiP 测试方案也是其应用的重要
挑战。

5 总结

为了适应 5G 毫米波系统高频、高集成度和 AiP 等异构集成应用需求，封装技术也面临着

新的挑战。基于 5G 毫米波终端和基站两大应用需求，有机基板封装、圆片级芯片尺寸封装和
扇出型封装等多种形式，成为硅基毫米波芯片封装的重点发展方向。此外，化合物芯片和硅
基芯片异质集成，并与 AiP 堆叠形成三维异构集成也是封装工艺需要发展的方向。中国大陆
在先进封装工艺上已经积累了不少经验，但对于高频产品应用经验上仍然欠缺，应首先解决
协同设计问题，并在已有基础上开发新工艺，提高性能和进一步降低成本。

参考文献

[1] https://www.stmicroelectronics.com.cn/content/st_com/zh/search.html#q=STRADA770-t=res
ources-page=1
[2] https://www.nxp.com/cn/part/MC33MR3003AXVK?

24
 5G 毫米波封装技术白皮书

[3] https://www.infineon.com/cms/cn/product/rf-wireless-control/mmwave-mmic-transceivers-2
4-86-ghz/
[4] 张跃平.封装天线技术发展历程回顾.中兴通讯技术,2017,23(06):41-49.
[5] I. Nasr et al.,A Highly Integrated 60 GHz 6-Channel Transceiver With Antenna in Package for
Smart Sensing and Short-Range Communications, IEEE Journal of Solid-State Circuits, vol. 51,
no. 9, pp. 2066-2076, 2016.
[6] http://www.anokiwave.com/products/index.html
[7] https://www.broadcom.com/products/wireless/millimeter-wave/
[8] https://www.idt.com/products/interface-connectivity/millimeter-and-microwave-solutions-m
mwave/f6502-ka-band-satcom-transmit-sige-ic
[9] T. Krems, W. Haydl, H. Massler, and J. Rudiger , “Millimeter-wave performance of chip
interconnections using wire bonding and flip chip,” IEEE Microwave symposium, pp.17-21, Jun.,
1996.
[10] Hong-Teuk Kim，ect. , “A 28-GHz CMOS Direct Conversion Transceiver With Packaged 2 × 4
Antenna Array for 5G Cellular System”IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 53, NO. 5,
MAY 2018.
[11] Fan-In Packaging: Business update 2016, Yole development.
[12] Tsai C H, Hsieh J S, Lin W H, et al. “High performance passive devices for millimeter wave
system integration on integrated fan-out (InFO) wafer level packaging technology” IEEE
International Electron Devices Meeting,IEEE, 2015:25.2.1-25.2.4.
[13] ShoichiShiba, et al. “MMIC Packaging Technologies for mm/submm-wave wireless
applications, WF06 Chip Packaging and System in Package,”EuMW 2016.
[14] Fan-Out wafer level Packaging Patent Landscape Analysis, Yole development 2017.
[15] https://www.qualcomm.cn/documents/making-5g-nr-reality
[16] Mekdes Gebresilassie Girma, Stefan Beer, Juergen Hasch, et al. “Miniaturized 122 GHz
System-in-Package (SiP) Short Range Radar Sensor, ” Proceedings of the 10th European Radar
Conference, 9-11 Oct 2013, Nuremberg, Germany.

25
 5G 毫米波封装技术白皮书

致谢

诚挚感谢如下人员对本白皮书做出的贡献：
总编辑： 曹立强（华进半导体封装先导技术研发中心有限公司）
贡献单位与人员：
中国科学院微电子研究所 李君
华进半导体封装先导技术研发中心有限公司 周鸣昊、孙绪燕
江苏长电科技股份有限公司 林耀剑、陈灵芝、张航宇、黄浈
天水华天科技股份有限公司 于大全、陈兴隆
苏州晶方半导体科技股份有限公司 王琦
中国电子科技集团公司第五十八研究所 吉勇、明雪飞、王波
中兴通讯（无线研究院） 曾武、田珅，金鹤飞
东南大学 陈继新、侯德彬、董昊逸
贡献单位与人员排名不分前后

FuTURE 论坛致力于先进技术和应用的研究，其研究内容相对超前，因而不可避免在
某些技术路线和方法上存在争议。论坛鼓励各种观点的充分表述和广泛交流。论坛所发
布白皮书中的内容代表参与单位的一致意见，获得论坛多数成员的支持成为共识，进而
成为论坛的观点，但不一定代表论坛所有成员的共识。论坛欢迎各界专家学者踊跃参加
FuTURE 后续各工作组会议及交流研讨活动，诚邀各位积极参与 FuTURE 系列白皮书撰写工
作。

26
5G 毫米波封装技术白皮书

27