HỌC VIỆN HÀNG KHÔNG VIỆT NAM

KHOA ĐIỆN TỬ VIỄN THÔNG HÀNG KHÔNG

KHOA: ĐIỆN TỬ VIỄN THÔNG



TIỂU LUẬN ĐIỆN TỬ SỐ

Đề tài :Thiết kế mạch giả định cân hành lý khi làm thủ tục cho hành
khách

Giáo viên hướng dẫn: Nguyễn Minh Tùng

Sinh viên thực hiện : Phan Hồng Doanh

Mssv : 1953020071

Lớp : 19ĐHĐT- 02

TP Hồ Chí Minh-2021

1
 Mục lục

I. cơ sở lý thuyết····································································5

1. Khái niệm mạch điện cổng logic··········································· 5

a. các họ ic cổng logic························································ 5

b. Các loại vi mạch···························································· 5

2. Mạch logic tổ hợp TTL····················································· 5

a. Các chủng loại ic họ TTL················································· 5

b. Đặc điểm·····································································6

3. Cấu tạo mạch điện cổng NAND TTL······································6

a. Sơ đồ nguyên lý·····························································6

b. Nguyên lý hoạt động·······················································6

4. Cấu tạo mạch điện cổng logic có cực thu để hở ( open collector)····· 7

a. Sơ đồ nguyên lý ···························································· 7

b. Nguyên lý hoạt động·······················································8

c. Ưu điểm khuyết điểm······················································ 8

5. Cấu tạo mạch điện cổng logic ngõ ra 3 trạng thái························ 8

a. Sơ đồ nguyên lý·····························································9

b. Nguyên lý hoạt động·······················································9

6. Khả năng tỏa ra (FAN out)·················································· 9

II. Thiết kế········································································· 10

2
 1. Yêu cầu······································································· 10

2. Sơ đồ khối···································································· 10

3. Thiết kế bằng FF····························································10

a. Khối nguồn·································································10

b. Khối tạo xung····························································· 11

c. Khối xử lý·································································· 12

d. Khối giải mã······························································· 15

e. Khối hiển thị······························································· 16

4. Thiết kế bằng ic thực tế·····················································17

III. Mô phỏng trên proteus······················································ 20

IV. Kết luận······································································· 22

3
 Mục lục hình ảnh
Hình 1.0 - cổng NAND························································· 7
Hình 1.1··········································································· 8
Hình 1.2··········································································· 9
Hình 1.3 - mạch ổn áp························································· 11
Hình 1.4 - dạng sóng ra························································11
Hình 1.5 - sơ đồ nguyên lý····················································11
Hình 1.6 - dạng sóng ra························································11
Hình 1.7 - cài đặt······························································· 15
Hình 1.8 - ic 7447······························································ 16
Hình 1.9 - sơ đồ chân·························································· 16
Hình 2.0- led 7 đoạn anot chung············································· 16
Hình 2.1 - ic 74192·····························································17
Hình 2.2 - sơ đồ bên trong ic 74192········································· 18
Hình 2.3 - cài đặt······························································· 19
Hình 2.4 - kết quả thiết kế bằng FF··········································20
Hình 2.5 - kết quả thiết kế bằng FF··········································20
Hình 2.6 - kết quả thiết kế bằng IC thực tế ································ 21
Hình 2.7 - kết quả thiết kế bằng IC thực tế································· 21

4
I. Cơ sở lý thuyết

1. Khái niệm mạch điện cổng logic

a. Các họ ic cổng logic

+ Cổng logic là mạch điện thực hiện một hàm boole lý tưởng hóa .có nghĩa là,
nó thực hiện một phép toán logic trên một hoặc nhiều logic đầu vào, tạo ra
một kết quả logic ra duy nhất , với thời gian thực hiện lý tưởng hóa là không
trễ.

+ các họ ic cổng logic : MOS FET, TTL,DDL,DTL,RTL

b. Các loại vi mạch

+ vi mạch hay còn gọi là IC là tập hợp các mạch điện chứa các linh kiện bán
dẫn và linh kiện thụ động được kết nối với nhau để thực hiện một chứa năg
nhất định

+ Theo mức độ tích hợp có thể chia thành: SSI và MSI, LSI, VLSI(CPU,
GPU, ROM, RAM, PLA…), ULSI.

- SSI - tích hợp quy mô nhỏ : nó có ít hơn 100 thành phần ( khoảng 10 cổng)

- MSI - tích hợp quy mô trung bình : nó chứa ít hơn 500 thành phần ( có
nhiều hơn 10 và ít hơn 100 cửa)

- LSI- tích hợp modun lớn : thành phần từ 500-300.000 có hơn 100 cửa

- VLSI- tích hợp quy mô rất lớn : nó chứa hơn 300.000 thành phần trên mỗi
chip

2. Mạch logic tổ hợp TTL

a. Các chủng loại ic họ TTL

+ standard TTL : 74xxx : 0-> 70 độ C , 54xxx : -55 -> 125 độ C

5
 + low power TTL : 74L , 54L

+ high power TTL : 74H ,54H

+ schottky TTL : 74S ,54S

+ low power schottky TTL : 74LS , 54LS

+ advanced shottky TTL : 74AS ,54AS

+ advanced low power schottly TTL : 74ALS , 54ALS

+ fast TTL : 74F ,54F

b. Đặc điểm

Logic TTL là loại IC tích hợp các mạch dựa vào nguyên lý transistor lưỡng
cực (BJT), hoạt động với điện áp vcc 5v, công suất tiêu tán thấp trong khoảng
từ 1.2 -20 mW, thời gian trễ trong khoảng từ 1.7 - 9ns tùy thuộc vào các họ của
TTL

3. Cấu tạo mạch điện cổng NAND TTL

a. Sơ đồ nguyên lý

Hình 1.0 cổng NAND

b. Nguyên lí hoạt động

6
 Hai ngõ vào là A và B được đặt ở cực phát của transistor Q1 .Hai diode mắc
ngược từ 2 ngõ vào xuống mass dùng để giới hạn xung âm ngõ vào, nếu có,
giúp bảo vệ các mối nối BE của Q1 Ngõ ra của cổng NAND được lấy ra ở giữa
2 transistor Q3 và Q4, sau diode D0. Q4 và D0 được thêm vào để hạn dòng cho
Q3 khi nó dẫn bão hoà đồng thời giảm mất mát năng lượng toả ra trên R4
(trường hợp không có Q4,D0) khi Q3 dẫn.Điện áp cấp cho mạch này cũng như
các mạch TTL .khác thường luôn chuẩn 5v.

Mạch hoạt động như sau : Khi A ở thấp, B ở thấp hay cả A và B ở thấp Q1
dẫn điện; phân cực mạch để áp sụt trên Q1 nhỏ sao cho Q2 không đủ dẫn; kéo
theo Q3 ngắt. Như vậy nếu có tải ở ngoài thì dòng sẽ đi qua Q4, D0 ra tải
xuống mass. Dòng này gọi là dòng ra mức cao kí hiệu là IOH Giả sử tải là một
điện trở 3k9 thì dòng là:

���−���−��0 5−0,2−0,8
��� = = = 1mA
� 3�9

Khi cả A và B đều ở cao, nên không thể có dòng ra A và B được, dòng từ

nguồn Vcc sẽ qua R1, mối nối BC của Q1 thúc vào cực B làm Q2 dẫn bão hòa.
Nếu mắc tải từ nguồn Vcc tới ngõ ra Y thì dòng sẽ đổ qua tải, qua Q3 làm nó
dẫn bão hoà luôn. Ngõ ra sẽ ở mức thấp vì áp ra chính là áp VCE của Q3
khoảng 0,2 đến 0,5V tuỳ dòng qua tải. Khi này ta có dòng ra mức thấp kí hiệu
là IOL. Sở dĩ gọi là dòng ra vì dòng sinh ra khi cổng logic ở mức thấp (mặc dù
dòng này là dòng chảy vào trong cổng logic)

Ví dụ nếu tải là 470 ohm thì dòng IOL khi này là:
���−��� 5−0,3
��� = =
470
= 10mA
�

4. Cấu tạo mạch điện cổng logic có cực thu để hở (open collector)

a. Sơ đồ nguyên lý

7
 Hình 1.1

b. Nguyên lý hoạt động

Hình trên là cấu trúc của một cổng nand 2 ngõ vào và có ngõ ra cực thu để
hở. Nhận thấy trong cấu trúc của mạch không có điện trở hay transistor nối từ
cực thu của transistor ra dưới Q3 (transistor nhận dòng ) lên Vcc. Khi giao tiếp
tải ta phải thêm bên ngoài mạch một điện trở nối từ ngõ ra Y lên Vcc gọi là
điện trở kéo lên (pull up resistor Rp) có trị số từ trên trăm ohm đến vài kilo
ohm tuỳ theo tải

c. Ưu điểm khuyết điểm

- Cho phép kết nối các ngã ra của nhiều cổng khác nhau, nhưng khi sử dụng
phải mắc một điện trở từ ngã ra lên nguồn Vcc, gọi là điện trở kéo lên, trị số
của điện trở này có thể được chọn lớn hay nhỏ tùy theo yêu cầu có lợi về mặt
công suất hay tốc độ làm việc.Điểm nối chung của các ngã ra có tác dụng như
một cổng AND nên ta gọi là điểm AND

- Người ta cũng chế tạo các IC ngã ra có cực thu để hở cho phép điện trở kéo
lên mắc vào nguồn điện thế cao, dùng cho các tải đặc biệt hoặc dùng tạo sự
giao tiếp giữa họ TTL với CMOS dùng nguồn cao

5. Cấu tạo mạch điện cổng logic ngõ ra 3 trạng thái

8
 a. Sơ đồ nguyên lý

Hình 1.2

b. Nguyên lí hoạt động

Mạch trên là một cổng đảo có ngã ra 3 trạng thái, trong đó T4 & T5 được
mắc Darlington để cấp dòng ra lớn cho tải. Diod D nối vào ngã vào C để điều
khiển. Hoạt động của mạch giải thích như sau:

- Khi C=1, Diod D ngưng dẫn, mạch hoạt động như một cổng đảo

- Khi C=0, Diod D dẫn, cực thu T2 bị ghim áp ở mức thấp nên T3, T4 & T5
đều ngưng, ngã ra mạch ở trạng thái tổng trở cao.

Ký hiệu của cổng đảo ngã ra 3 trạng thái, có ngã điều khiển C tác động mức
cao và bảng sự thật cho ở trên

Cũng có các cổng đảo và cổng đệm 3 trạng thái với ngã điều khiển C tác động
mức thấp mà ta có thể tự vẽ ký hiệu và bảng sự thật.

6. Khả năng tỏa ra ( FAN out)

Một cách tổng quát, ngã ra của một mạch logic đòi hỏi phải cấp dòng cho một
số ngã vào các mạch logic khác. Fan Out là số ngã vào lớn nhất có thể nối với
ngã ra của một IC cùng loại mà vẫn bảo đảm mạch hoạt động bình thường. Nói
cách khác Fan Out chỉ khả năng chịu tải của một cổng logic

Ta có hai loại Fan-Out ứng với 2 trạng thái logic của ngã ra:

9
 ���
FAN - OUTH = ���

���
FAN - OUTL =
���

Thường hai giá trị Fan-Out này khác nhau, khi sử dụng, để an toàn, ta nên dùng
trị nhỏ nhất trong hai trị này. Fan-Out được tính theo đơn vị Unit Load UL (tải
đơn vị)

II. Thiết kế

1. Yêu cầu

Thiết kế mạch giả định cân hành lý khi làm thủ tục cho hành khách:

a) Mạch sẽ hiển thị ngẫu nhiên trong khoảng 5kg đến 30kg;

b) Mạch sẽ thể hiện thông báo khi hành lý vượt quá 15kg.

2. Sơ đồ khối

3. Thiết kế bằng FF

a. Khối nguồn

Dùng biến áp để hạ áp từ 220vac xuống còn 12vac sau đó đi qua cầu diode
chỉnh lưu thành điện dc ,cho đi qua tụ để nắn dạng sóng ra bớt nhấp nhô ,sau đó
cho đi qua ic 7805 để ghim điện áp lại còn 5vdc, và bắt một con diode zener
(break voltage =5v) đặt song song để gim áp ,cho dù đầu vào điện áp có tăng
hoặc giảm thì đầu ra vẫn cố định 5v (thay đổi k đáng kể)

10
 Hình 1.3 - mạch ổn áp

Hình 1.4 - dạng sóng ra

b. Khối tạo xung

Hình 1.5 - sơ đồ nguyên lý

11
Dùng ic ne555 để tạo xung vuông chuẩn cung cấp cho khối đếm xung.

Tính toán chu kỳ : f = 25hz, T=1/25 = 0.04s

Ton =ln(2)R1 *C1=0.02s

Toff = ln(2)R2*C1=0.02s

Toff = 0,02=ln(2)*R2*22Uf ==> R2 =1.3K = R1

Hình 1.6 - dạng sóng ra

c. Khối xử lý

Sử dụng một nút nhấn biểu thị cho kiện hàng khi được đặt lên cân. Khi nút
được nhấn thì mạch sẽ hiển thị một số trong khoảng 5-30kg.

Khi có kiện hàng vượt quá 15kg thì đèn led báo hiệu.

+ dùng 4 con D FF để hiển thị số hàng đơn vị và 2 con FF khác để hiển thị hàng
chục.

12
+ khi 2 con FF hàng chục bằng 0 thì mạch hiển thị hàng đơn vị trong khoảng 5-
9, khi một trong 2 con FF hàng chục bằng 1 thì mạch sẽ hiển thị hàng đơn vị
trong khoảng 1-9.

+ khi đến 9 thì reset về 0 và kích 2 con FF hàng chục chạy lên 1.

+ nếu như mạch hiển thị vượt quá 30 thì reset 2 con FF hàng chục và 4 FF hàng
đơn vị về 0 .

+ cài đặt (((Q1.Q2+Q3).Q4 )+ Q5 ), để khi có kiện hàng được đặt lên cân và
vượt quá 15kg thì đèn sẽ báo hiệu.

+ kết nối xung qua nút nhấn đưa vào cho FF , mỗi lần nhấn nút tương đương
với có kiện hàng được đặt lên thì mạch sẽ hiển thị ngẫu nhiên một số

+ Lập bảng trạng thái kế tiếp và phương trình trạng thái kế tiếp

+ biến x đại diện cho đầu ra của 2 ff hàng chục

Q0n+1 = �0 = D0

13
Q1n+1 = �0 �1 + �3 �1 �0 + �1�2�0 = D1

Q2n+1 = �1 �2 + �1(�2 ��� �0) + � �3 �2 = D2

Q3n+1 = Q3 �1 �0 + Q2Q1Q0 =D3

14
+ cài đặt

Hình 1.7 - cài đặt

d. Khối giải mã

Dec D3 D2 D1 D0 a b c d e f g

0 0 0 0 0 1 1 1 1 1 1 0

1 0 0 0 1 0 1 1 0 0 0 0

2 0 0 1 0 1 1 0 1 1 0 1

3 0 0 1 1 1 1 1 1 0 0 1

4 0 1 0 0 0 1 1 0 0 1 1

5 0 1 0 1 1 0 1 1 0 1 1

6 0 1 1 0 1 0 1 1 1 1 1

7 0 1 1 1 1 1 1 0 0 0 0

8 1 0 0 0 1 1 1 1 1 1 1

9 1 0 0 1 1 1 1 1 0 1 1

Bảng chân lý

15
Ta sẽ sử dụng ic 7447 để giải mã hiển thị số BCD ra led 7 đoạn

Hình 1.8 - ic 7447

Hình 1.9 - sơ đồ chân

e. Khối hiển thị

Dùng led 7 đoạn anot chung để hiển thị số cân

Hình 2.0 - led 7 đoạn anot chung

16
4. Thiết kế bằng IC thực tế

Dùng ic 74192 để thiết kế cho mạch này

Hình 2.1 - ic 74192

Sơ đồ chức năng

17
Chân TCU và TCD là 2 chân đặc biệt.

Chân TCU luôn luôn dương, chỉ khi đếm lên 9 và chân UP đang ở âm thì

chân TCU sẽ âm.

Chân TCD cũng luôn luôn dương ,chỉ khi ta đếm xuống đến 0 và chân DN

đang ở âm thì chân TCD sẽ âm

Hình 2.2 - sơ đồ bên trong ic 74192

Từ các chức năng đó ta sẽ kết nối như sau :

Đối với yêu cầu là hiển thị từ 5-30 thì ta sẽ sử dụng 2 con ic 74192 một con

để hiển thị số hàng đơn vị , con còn lại hiển thị số hàng chục

+ ic hiển thị hàng đơn vị : ban đầu ta kểt nối D0D1D2D3 - 1010 thì ic sẽ

bắt đầu hiển thị từ số 5 .

+ kết nối chân MR với mass và chân DN nối với vcc

+ Dùng cổng nand 3 đầu vào là Q0,Q1 ic hàng chục và Q0 của ic hàng đơn vị

(tương ứng với số 31) đầu ra của cổng nand nối với chân PL của 2 ic để khi

đếm đến 30 thì nó sẽ về 0.

18
+ ic hiển thị hàng chục : chân MR và chân D0 D1 D2 D3 nối với mass, DN

nối với vcc.

Nối chân TCU của ic hàng đơn vị vào chân up của ic hàng chục để mỗi khi

đếm đến 9 thì chân TCU sẽ từ dương chuyển sang âm kích cho ic đếm lên .

+ cài đặt biểu thức: ((Q1Q2+Q3).Q0(hàng chục)+Q1(hàng chục) .đầu ra nối với
led để hiển thị thông báo khi có kiện hàng được đặt lên cân và vượt quá 15kg.

+ gắn xung với nút nhấn đưa vào chân up để mỗi lần nhấn nút thì mạch sẽ hiện
một số bất kỳ.

+ cài đặt

Hình 2.3 - cài đặt

III. Mô phỏng trên proteus

19
 Hình 2.4- kết quả mô phỏng thiết kế bằng FF

khi có kiện hàng được đặt lên cân thì mạch sẽ hiển thị ngẫu nhiên số cân của
kiện hàng đó

Hình 2.5 - kết quả mô phỏng thiết kế bằng FF

Khi có kiện hàng vượt quá 15kg thì đèn báo hiệu.

20
 Hình 2.6 - kết quả thiết kế bằng IC thực tế

Khi có kiện hàng được đặt lên cân thì cân sẽ hiển thị ngẫu nhiên cân nặng của
kiện hàng trong khoảng 5-30.

Hình 2.7 - kết qủa thiết kế bằng IC thực tế

21
Khi có kiện hàng vượt quá 15kg thì đèn sẽ báo hiệu.

Nhận xét : qua 2 cách thiết kế thì mạch đều đáp ứng được yêu cầu là khi có
kiện hàng được đặt lên cân thì cân sẽ hiển thị cân nặng của kiện hàng ngẫu
nhiên trong khoảng 5-30kg và khi có kiện hàng được đặt lên cân và vượt quá
15kg thì sẽ có đèn báo hiệu.

IV. Kết luận

Qua bài tiểu luận này giúp em có hiểu biết nhiều hơn về các FLIP FLOP , cách
sử dụng các FF đó , hiểu hơn về mạch tổ hợp logic, cách thiết kế các mạch
logic , biết nhiều hơn về các họ ic ,cách sử dụng các ic trong thực tế. để giúp
cho công việc, những dự án , đồ án và những nghiên cứu của em sau này.

22