1.

模拟信号转化为数字信号要实现时间轴上的离散化和幅度上的量化，请简要叙述根据被
采样信号的特点如何从上述两个方面来选择合适的 ADC？

2. 简述量化噪声的特点？它与 ADC 的分辨率有何关系？

3. 简述 Nyquist 采样定理？

4. 量化噪声与被采信号的 RMS 值有何关系？如何调理被采信号和 ADC 的输入动态范围适

配？

5. 在信号采样——处理——信号重建过程中，防混叠滤波器和信号重建滤波器应处在什么
位置？分别有何作用？

6. 什么是 ZOH 波形重建？ZOH 重建器中的信号重建滤波器理论上应该具有什么特点？

7. 说明逐次逼近型 ADC（Successive-approximation ADC）的原理和特点？

8. 说明积分型 ADC（Integration ADC）的原理和特点？

9. 说明流水线 ADC（Pipeline ADC， Sub-ranging ADC）的原理和特点？

10. 画出基于 1.5bit/Stage 的四级 Pipeline ADC 的原理示意图，其中的数字校正处理的作用是

什么？

11. 简述 Σ-∆ ADC 的组成结构和原理？

12. 简述 Σ-∆ ADC 中的 Σ-∆调制器的作用？

13. 简述 Σ-∆ ADC 中的 Σ-∆调制器后的数字滤波器的作用？

14. 什么是 ADC 的采样孔径延迟和孔径晃动？

15. 增益误差、偏移误差和非线性误差是常用来刻画 ADC 的变换误差的静态指标，请简要说

明什么是 ADC 的非线性误差（其中包括微分非线性 DNL 和积分非线性 INL）？

16. 什么是 AD 变换的动态范围（Dynamic Range）？

17. 什么是 ADC 变换器的信噪比（SNR）和信号与噪声和畸变比（SINAD）？

18. 为什么 AD 变换系统的有效位（ENOB）是 ADC 系统动态性能的全局性反映？

19. 什么是 ADC 系统的有效位？

20. ADC 有效位和理想量化噪声之间的关系？

21. 画图说明传输线匹配的两种基本方式？每种方式有何特点？

22. 传输线连接如下图，写出在终端和始端的电压发射系数？

23. “信号在传输线上的反射过程仅为瞬态过渡现象，它不影响稳态波形”，这句话对吗？
信号反射现象对高速电路设计有何影响？

24. 如果传输线被高源阻抗（即源输出阻抗比传输线的特征阻抗高）的电压驱动器驱动，传
输线未作任何的匹配连接，请定性描述在传输线的始端被观察到的电压波形？

25. 如果传输线被低源阻抗（即源输出阻抗比传输线的特征阻抗低）的电压驱动器驱动，传
输线未作任何的匹配连接，请定性描述在传输线的始端被观察到的电压波形？

26. 什么是传输线的特征阻抗？

27. 传输线末端的电容负载对传输的信号有何影响？

28. 画出一驱动多负载的菊花链终端匹配连接示意图？标明要注意的要点？

29. 总线系统接插件接口设计时要求接插件电路中的总线收发器尽量靠近总线插座，为什
么？

30. 简要说明相比于 TTL 逻辑门电路，ECL 逻辑门电路有何特点？

31. 解释什么是逻辑电平的噪声容限（Noise Margin）？

32. 画出 ECL 逻辑驱动传输线的终端完全匹配连接示意图？

33. 下图是 ECL 逻辑驱动传输线的戴维宁等效匹配连接示意图，如何确定 R1 和 R2 之间的关

系？

34. 画出ＥＣＬ逻辑差分驱动与接收的一种匹配连接方式？

35. 在ＥＣＬ逻辑连接中，一个通用规则是下冲量不能超过１０％逻辑摆幅，上冲量不应超
过３５％逻辑摆幅，解释为什么？

36. 什么是ＴＴＬ逻辑门的“线与”逻辑功能，什么是ＥＣＬ逻辑门的“线或”逻辑功能？

37. 写出 PECL 和 NECL 之间的电平换算方法

38. 如何估算数字逻辑信号传输对传输电缆带宽的要求？

39. 什么是数字信号的 Knee 频率？

40. 解释什么是系统的-3dB 带宽和 RMS（等效噪声）带宽？

41. 在高速信号测量中，示波器探头较长的接地线会给测量带来什么不利影响？

42. 在高速信号测量中，示波器探头的负载效应会给测量带来什么不利影响？

43. 在高速信号测量中，示波器与被测电路之间的地环路有可能给测量带来什么不利影响？

44. 画出利用示波器双通道实现信号差分测量的连接示意图？该方法能够避免什么问题？

45. 高速电路板设计时，大面积的地平面尤其重要。为什么？

46. 高速电路板设计时，各芯片电源引脚的去耦电容为什么很有必要？

47. 高速电路板设计时，大面积地平面、大面积电源平面和足够多的电源去耦电容有什么好
处？

48. 什么是高速电路板中的互容和互感串扰，如何在电路板的布局和布线中尽量减小这些串
扰？

49. 高速电路板上长线之间互感耦合的串扰信号有什么特点？

50. 高速电路板上长线之间互容耦合的串扰信号有什么特点？

51. 画出基于锁相环的频率合成器的组成原理框图，简要说明原理？

52. 什么是时钟信号的 Jitter 和 Skew？对高速电路设计有何不利影响？举例说明一些减小

Jitter 和 Skew 的电路设计方法？