Professional Documents
Culture Documents
1550nm大功率低噪声分布反馈激光器芯片设计 武艳青
1550nm大功率低噪声分布反馈激光器芯片设计 武艳青
1 550 nm 大功率低噪声分布反馈激光器芯片设计
武艳青 ,车相辉 ,张磊 ,赵润 ,曹晨涛 ,董风鑫
1 1 2 1 1 1
Abstract: A 1 550 nm wavelength distributed feedback ( DFB ) laser chip was designed. The
influences of the material in the active region and waveguide structures on chip parameters were analyzed.
The factors affecting the output power and relative intensity noise ( RIN) were analyzed and compared
experimentally. Through the optimization design of chip material structure and waveguide structure,the
chip efficiency was improved and the RIN was reduced. By optimizing the matching parameters between
the cavity length and the total gain of the quantum well and the optimal design of optical waveguide,the
injection saturation point of the chip was increased. The output power of the chip was improved by in-
creasing the injection level. The test results of the chip show that the threshold current is 13 mA at 25 ℃ ,
the slope efficiency is 0. 38 W / A,the output power is 102 mW@ 300 mA,the side-mode suppression ra-
tio is 51 dB@ 50 mW,and the RIN is - 160 dB / Hz@ 300 mA. The chip has the characteristics of high
output power,low RIN,low threshold current and high slope efficiency.
Keywords: distributed feedback ( DFB) ; waveguide structure; injection level; high power; low
relative intensity noise ( RIN)
EEACC: 4320J
高了对载流子和光子扩散的抑制 ,同时部分光栅结
构可有效降低 DFB 芯片光场平坦因子, 降低了空
间烧孔效应,进而降低激光器芯片的相对强度噪声
( RIN) 。
1 芯片材料及结构设计
1. 1 有源区材料设计
有源区材料的选取直接影响芯片光电特性 ,本
设计采用 InGaAsP / InP 体系压应变多量子阱结构,
如图 1 所示, 阱层为 1. 2% 压应变的 InGaAsP, 垒 图 2 不同应变状态下量子阱能带图
层为 0. 3% 张应变的 InGaAsP。 图 2 为不同应变状 Fig. 2 Energy band diagrams of quantum well under different
strain states
态下量子阱能带图,图中: ΔV c 为导带第一能阶势
b
垒高度; ΔV c 为导带第二能阶势垒高度; ΔV v 为价
c b 1. 2 高输出功率优化设计
带第一能阶梯势垒高度; ΔV v 为价带第二能阶势垒
c 提高芯片输出功率一般采用增加芯片腔长 、优
高度; E g 为禁带宽度; E gb 为导带第一能阶与价带 化量子阱结构和镀膜反射率来实现 ,芯片饱和前的
[5]
第一能阶势垒能量差; V c 为势垒能量; a q 和 a b 分 输出功率 ( P 0 ) 为
别为基底与外延有源区材料晶格常数 ,当有源区材
料晶格常数大于基底材料晶格常数时 ,有源区材料
P0 = ηi (
am hν
α i +a m q )
( I -I th ) ,I>I th ( 1)
1 1
g th = αi + ln ( 2)
2L R 1 R 2
式中: L 为腔长; R 1 和 R 2 分别为芯片两端面反射
率。各损耗越小达到阈值所需的增益越小 。
量子阱结构设计需要兼顾对光场及载流子的约
束,根据上文的原理, 设计了阱层为 1. 2% 压应变
的 InGaAsP, 垒层为 0. 3% 张应变的 InGaAsP, 量
子阱个数分别为 2、3、4 和 5 个结构的芯片, 图 3
为 4 种同为 900 μm 腔长、 不同量子阱数量芯片的 图 5 腔长与透明电流密度关系曲线
输出功率 - 注入电流 ( P 0 -I) 模拟结果, 由图可以 Fig. 5 Relation between cavity length and transparent
current density
看出该材料结构中 3 个量子阱芯片斜率效率最高。
虽然增加芯片腔长可以提高饱和功率点并降低
透明电流密度,但是随着腔长的持续增加其阈值电
流变大并且斜率效率会降低,总体上会增加芯片的
功耗。
随着量子阱数量的增加芯片的内量子效率也随
之增加,这是因为更多的量子阱可以提高对载流子
的利用率, 但也意味着阱内吸收和界面损耗的增
[7]
加,腔内光损耗也随之增加 , 所以需要根据芯
片结构以及实际使用情况使量子阱数量与腔长相匹
图 3 不同量子阱数量芯片的 P0 -I 曲线 配。综上考虑, 本文设计的 DFB 激光器芯片采用
Fig. 3 P0 -I curves of chips with different QW numbers 900 μm 腔长、阱层为 1. 2% 压应变的 InGaAsP、 垒
增加腔长可以提高芯片功率饱和点 ,增加注入 层为 0. 3% 张应变的 InGaAsP、3 个量子阱的结构。
电流可以提高输出功率, 由式 ( 2) 可知, 随着腔 除以上增加输出功率的方法外,减小光损耗也
长的增加腔面损耗随之降低,从而降低了芯片阈值
是提高输出功率的一个途径。半导体激光器的光吸
增益。腔长的 增 加 也 会 降 低 透 明 电 流 密 度 ( J) ,
收损耗主要来自于 p 型包层,因为 p 型包层材料的
图 4 为 3 个量子阱 BH 结构芯片不同腔长下 P 0 -I 模
光吸收大于 n 型包层材料。采用 p 型包层薄、n 型
拟曲线,可以看出对该有源区结构来说 900 μm 腔
长芯片斜率效率最高,且未出现过早饱和。图 5 为 包层厚的非对称渐变设计 ( 图 6) , 可以增加光场
3 个量子阱 BH 结构芯片腔长与透明电流密度关系 在 n 型包层内分布、 减弱光场在 p 型包层内分布,
模拟曲线,从图 5 中可以看出,随着腔长的增加芯 从而减小对光子的吸收,获得更高的斜率效率和输
[8]
片透明电流密度逐渐降低。 出功率 。
图 6 非对称波导结构光场分布图
图 4 不同腔长芯片的 P0 -I 曲线 Fig. 6 Optical field distributions of asymmetric waveguide
Fig. 4 P0 -I curves of chips with different cavity lengths structure
1 L 自发辐射速率会在阈值处随载流子密度锁定而锁
F=
L ∫ [ I ( z) -I
0
avg ] 2 dz ( 5)
定,因此当电流增加超过阈值后自发辐射噪声保持
式中: I ( z) 为激光器腔位置 z 处的光场强度; I avg 为 常数。由式 ( 3) 得出 P 0 的增加会使 RIN 降低,所
整个激光器腔的平均光场强度。实际使用中激光器 以也可 以 通 过 适 当 提 高 注 入 电 流 的 方 式 来 降 低
芯片 一 般 在 出 光 ( AR ) 面 镀 增 透 膜、 在 背 光 RIN[5],但若输出功率过高会由于热效应及 F 的增
( HR) 面镀高反膜, 提高输出端的输出功率, 由 大反而使 RIN 增大, 所以需要根据芯片整体结构
于工艺精度限制无法控制芯片解理后端面处的光栅 来设 定 最 佳 工 作 电 流。 图 11 为 3 个 量 子 阱、
相位,而 DFB 激光器的空间光强分布取决于光栅 900 μm腔长、部分光栅 BH 结构芯片在不同注入电
耦合系数、 光栅总长度、 相移量及相移位置等参 流下的 RIN 模拟仿真结果, 可以看出注入电流由
数,其中光栅耦合系数和光栅总长度对整个纵向波 250 mA增加到 300 mA 过程中芯片 RIN 逐渐降低,
导空间光场分布没有明显影响,但光栅相移量和相 继续增加注入电流芯片 RIN 升高。
[12]
移位置对波导空间光场分布至关重要 。 正弦周
期性光栅在芯片高反射率端面处的随机相位为一种
相移,设计采用部分光栅结构,即芯片高反射率端
面一侧增加一段无光栅区域,以此来避免随机相位
出现在光强波动较大的高反射率端面处 ,从而达到
减小 F 的作用。 图 9 为部分光栅结构芯片纵向切
面示意图,图 10 为部分光栅结构与全光栅结构芯
片光场分布模拟结果, 由图 10 可看出部分光栅结
构芯片光场分布均匀性优于全光栅结构芯片 。 图 11 BH 结构芯片在不同 G 注入电流下的 RIN
Fig. 11 RIN of BH structure chip under different injection
currents
2 芯片制备
采用行星式反应室进行光栅层一次外延,一次
外延后采用电子束工艺制备光栅,光栅耦合因子为
40 cm -1 。光栅制作完成后进行有源区二次外延,有
图 9 部分光栅结构芯片纵向切面示意图 源区采用 3 个量子阱结构阱和垒厚度均为 10 nm,阱
Fig. 9 Schematic diagram of longitudinal section of partial 为 1. 2% 压 应 变 的 InGaAsP, 垒 为 0. 3% 张 应 变 的
grating structure chip
InGaAsP,p 型 波 导 层 厚 0. 3 nm,n 型 波 导 层 厚
0. 6 nm。然后进行侧向阻挡层 3 次外延,3 次阻挡
层外延交替外延 p 型和 n 型 InP 材料。最后进行顶
部接触层 4 次外延,4 次 外 延 顶 层 采 用 高 掺 杂 的
InGaAs作为 p 型电极接触层。4 次外延全部完成后
通过光刻、湿法腐蚀、干法刻蚀、金属化等圆片工
艺流程制作成 BH 结构激光器芯片,其中金属化前
湿法腐蚀去除 InGaAs 表面氧化层,溅射 TiPtAu 后
进行低温合金形成欧姆接触,低温合金工艺配合表
图 10 部分光栅结构与全光栅结构芯片光场分布 触层微腐蚀工艺,既提高了器件稳定性又减小了串
Fig. 10 Optical field distributions of partial grating structure 联电阻。圆片工艺制作完成后对圆片进行解理,解
and full grating structure chips
理后对芯片条进行镀膜,AR 和 HR 腔面镀膜反射率
RIN 的一个重要来源是有源区内的自发辐射, 分别为 0. 01% 和 90%。最后进行划片得到单个芯片,
图 12 圆片工艺完成后的芯片截面图
Fig. 12 Cross-sectional view of the chip after wafer process
图 14 芯片 P-I-V 测试曲线
Fig. 14 P-I-V test curves of the chip
3 芯片测试
对最终得到的芯片进行测试, 图 13 为芯片快
轴与慢轴发散角 ( θ ┴ 和 θ ∥ ) 分布, 快轴发散角出
现的微小次峰为测试设备本身抖动所引起 ,不影响
其发散角的读取,并且由图中可以看出 BH 结构由
于有源区四周被相同折射率的材料包围 ,所以其光
斑更接近 于 圆 形。 图 14 为 芯 片 P-I-V 测 试 曲 线,
由于采用了高功率低阈值电流的材料设计 ,所以即
使腔长较长,芯片斜率效率仍达到了 0. 35 W / A 以
上,300 mA 下输出功率超过 100 mW。 图 15 为芯
图 15 芯片测试光谱
片测试光谱,可通过调整光栅周期精确控制芯片激 Fig. 15 Test spectrum of the chip
射波长,并且随注入电流以及温度的变化光栅有效
周期变化非常小, 有利于芯片保持单模输出。 图
16 为芯片采用 14 针碟形封装后 RIN 测试结果, 从
图中 可 以 看 出, 芯 片 在 300 mA 下 的 RIN 低 至
- 160 dB / Hz,在相同偏置电流下测试值与模拟值
比较接近,测试曲线产生的波动是由于测试设备及
电流源波动引起的,不影响测试结论。测试后相关
参数分别为: 25 ℃ 时芯片阈值电流为 13 mA, 斜
率效 率 为 0. 38 W / A, 输 出 功 率 为 102 mW @ 图 16 芯片蝶形封装后 RIN 测试曲线
300 mA, 波长为 1 552 nm@ 50 mW,边模抑制比为 Fig. 16 Test curve for RIN of the chip after butterfly packaging
Technology,2009,27 ( 3) : 314-335.
[3] 赵建宜. WDM-PON 用单片集成光源芯片的理论与实 作者简介:
武艳 青 ( 1984—) , 男, 河 北 石 家 庄 人,
验研究 [D]. 武汉: 华中科技大学,2014.
工程师,研究方向为 Ⅲ-Ⅴ 族半导体激光器芯
[4] 夏建白,朱 邦 芬. 半 导 体 超 晶 格 物 理 [M]. 上 海:
片设计和制造。
上海科学技术出版社,1992: 146-156.
[5] COLDREN L A,CORZINE S W. Diode lasers and pho-
tonic integrated circuits [M]. 2nd ed. Hoboken: Library
of Congress Cataloging-in-Publication,1995,28: 288-292.
櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶
( 上接第 704 页) ( IMWS-AMP) . Chengdu,China,2016: 1-3.
[13] EBLABLA A, LI X, ALATHBAH M, et al. Multi- ( 收稿日期: 2021-02-22)
channel AlGaN / GaN lateral Schottky barrier diodes on
low-resistivity silicon for sub-THz integrated circuits 作者简介:
applications [J ]. IEEE Electron Device Letters, 姚婉青 ( 1996—) ,女,广东汕头人,硕
2019,40 ( 6) : 878-880. 士研究生,主要研究方向为太赫兹肖 特 基 二