Điện tử số

Digital Electronics
Chương 5: Các mạch logic tổ hợp
Phân loại mạch logic

2
Phương pháp thiết kế mạch logic tổ hợp
Với 1 mạch logic bất kỳ, nếu cho trước chức năng ta đều
có thể thiết kế được theo các bước như sau:
1. Từ yêu cầu ta lập bảng chân lý
2. Từ bảng chân lý suy ra hàm logic
3. Tối giản hóa hàm logic
4. Từ hàm logic thực hiện mạch logic từ các phần tử
logic cơ bản

3
Phương pháp thiết kế mạch logic tổ hợp

Bảng chân lý

4
Một số hệ tổ hợp cơ bản
1. Bộ mã hóa
2. Bộ giải mã
3. Bộ chọn kênh
4. Bộ phân kênh
5. Các mạch số học

5
1. Bộ mã hóa
◼ Mã hóa là việc sử dụng ký hiệu để biểu diễn đặc
trưng cho một đối tượng nào đó.
◼ Ký hiệu tương ứng với một đối tượng được gọi là từ
mã.
◼ Ví dụ:

6
Bộ mã hóa (tiếp)

◼ Chức năng: thực hiện việc mã hóa các tín

hiệu tương ứng với các đối tượng thành
các từ mã nhị phân.
Đối tượng Bộ mã Từ mã
hóa
tín tín
hiệu hiệu

◼ Ví dụ: B
Bộ mã
hóa
S0

C S1

7
Ví dụ - Bộ mã hóa bàn phím

◼ Mã hóa bàn phím:

 Mỗi phím được gán một từ mã khác nhau.
 Khi một phím được nhấn, bộ mã hóa sẽ cho
ra đầu ra là từ mã tương ứng đã gán cho
phím đó.
◼ Hãy thiết kế bộ mã hóa cho một bàn phím
gồm có 9 phím với giả thiết trong một thời
điểm chỉ có duy nhất 1 phím được nhấn.

8
 Bộ mã hóa bàn phím (tiếp)
◼ Sơ đồ khối:
 Một bộ 9 phím, phải sử dụng 4 bit để mã hóa.
 Vậy có 9 đầu vào, 4 đầu ra.
◼ Mã hóa ưu tiên:
 Nếu 2 hoặc nhiều phím đồng thời được nhấn, thì bộ mã hóa chỉ coi
như 1 phím được nhấn, và phím đó có mã cao nhất.

Vcc

P1 A

BMH B
P2 bàn
phím
9 phím C
P9
D

9
 Bộ mã hóa bàn phím (tiếp)
◼ Bảng mã hóa:

10
Bộ mã hóa bàn phím (tiếp)
◼ Lập biểu thức đầu ra phụ thuộc đầu vào:
 A = 1 khi P8 hoặc P9 được nhấn, tức là khi P8 = 1 hoặc P9 = 1
Vậy A = P8 + P9
 B = 1 khi P4 hoặc P5 hoặc P6 hoặc P7 được nhấn, tức là khi P4 =
1 hoặc P5 = 1 hoặc P6 = 1 hoặc P7 = 1
Vậy B = P4 + P5 + P6 + P7
 C = 1 khi P2 hoặc P3 hoặc P6 hoặc P7 được nhấn, tức là khi P2 =
1 hoặc P3 = 1 hoặc P6 = 1 hoặc P7 = 1
Vậy C = P2 + P3 + P6 + P7
 D = 1 khi P1 hoặc P3 hoặc P5 hoặc P7 hoặc P9 được nhấn, tức là
khi P1 = 1 hoặc P3 = 1 hoặc P5 = 1 hoặc P7 = 1 hoặc P9 = 1
Vậy D = P1 + P3 + P5 + P7 + P9

11
Bộ mã hóa bàn phím (tiếp)

12
Bộ mã hóa bàn phím (tiếp)

13
Bộ mã hóa ưu tiên

Trong các bộ mã hoá khác, tín hiệu đầu vào tồn tại độc lập
(không có tình huống có 2 tín hiệu trở lên đồng thời tác
động). Bộ mã hoá ưu tiên thì khác, có thể có nhiều tín hiệu
đồng thời đưa đến, nhưng mạch điện chỉ tiến hành mã hoá
tín hiệu điện đầu vào nào có mức ưu tiên cao nhất ở thời
điểm đó.

14
Bộ mã hóa ưu tiên

Chúng ta xem xét nguyên lý hoạt động và quá trình thiết kế

bộ mã hoá ưu tiên qua ví dụ sau:
Hãy thiết kế một mạch logic để mã hoá nhị phân đối với 10
tín hiệu vào Y0, Y1, …, Y9 sao cho mức độ ưu tiên cao nhất
giảm dần từ Y9 đến Y0. Nếu có nhiều tín hiệu đồng thời
xuất hiện ở đầu vào thì tín hiệu nào có mức ưu tiên cao nhất
trong số đó mới được mã hoá, giả thiết cả tín hiệu đầu vào
và tín hiệu đầu ra đều tích cực ở mức thấp.

15
Bộ mã hóa ưu tiên
Theo yêu cầu trên, căn cứ công thức 2n ≥ N = 10, vậy ta dùng mã nhị
phân n = 4 bit.

16
Bộ mã hóa ưu tiên

17
Bộ mã hóa ưu tiên

18
Bộ mã hóa biến đổi nhị phân sang mã bù nhị
phân

19
Bộ mã hóa biến đổi nhị phân sang mã bù nhị
phân

20
Bộ mã hóa biến đổi nhị phân sang mã gray

21
Bộ mã hóa biến đổi nhị phân sang mã gray

22
2. Bộ giải mã
◼ Chức năng:
 Bộ giải mã thực hiện chức năng ngược với bộ
mã hóa.
 Cung cấp thông tin ở đầu ra khi đầu vào xuất
hiện tổ hợp các biến nhị phân ứng với 1 hay
nhiều từ mã đã được chọn.
 Từ từ mã xác định được tín hiệu tương ứng
với đối tượng đã mã hóa.
Tín hiệu xác
Từ mã định đối tượng
Bộ giải mã

23
Hai trường hợp giải mã
◼ Giải mã cho 1 từ mã:
 Nguyên lý: ứng với một tổ hợp cần giải mã ở đầu vào
thì đầu ra bằng 1, các tổ hợp đầu vào còn lại, đầu ra
bằng 0.
 VD: S = 1 nếu (AB) = (10), S = 0 nếu (AB) ≠ (10)
◼ Giải mã cho toàn bộ mã:
 Nguyên lý: ứng với một tổ hợp nào đó ở đầu vào thì 1
trong các đầu ra bằng 1, các đầu ra còn lại bằng 0.
S0
A A S1
B S B
G G S2
M B
B M S3

24
Ví dụ - Bộ giải mã BCD
◼ BCD: mã hóa số nguyên thập phân bằng
nhị phân

25
 Bộ giải mã BCD (tiếp)
◼ Xác định đầu vào và đầu ra:
 Vào: từ mã nhị phân 4 bit ( có 16 tổ hợp)
 Ra: các tín hiệu tương ứng với các số nhị phân mà từ mã mã hóa
◼ Ta chỉ sử dụng 10 tổ hợp, còn 6 tổ hợp không sử dụng đến
được coi là không xác định.

S0
A
S1
S2
B
Bộ giải
.

C mã BCD .
.

D
S9

26
BCD – Binary Coding Decimal
Bộ giải mã BCD – Bảng chân lý

27
Tìm biểu thức của từng đầu ra

28
 Tìm biểu thức của từng đầu ra (tiếp)

30
 Tìm biểu thức của từng đầu ra (tiếp)

31
 Tìm biểu thức của từng đầu ra (tiếp)

32
Vẽ mạch

33
Thiết kế bộ giải mã BCD sang 7 đoạn

34
Thiết kế bộ giải mã BCD sang 7 đoạn
Bảng chân lý

Bài tập áp dụng:

- Hãy lập bảng Kanaugh cho mỗi đoạn a, b, c, d, e, f, g
- Viết công thức và vẽ hình.

35
Thiết kế bộ giải mã BCD sang 7 đoạn
Trình bày các bảng Karnaugh

(a) (b)

(c) (d)
36
Thiết kế bộ giải mã BCD sang 7 đoạn
Trình bày các bảng Karnaugh

37
Thiết kế bộ giải mã BCD sang 7 đoạn

38
Thiết kế bộ giải mã BCD sang 7 đoạn

39
Thiết kế bộ giải mã BCD sang 7 đoạn

40
3. Bộ chọn kênh

◼ MultiPlexer – MUX
◼ Có nhiều đầu vào tín hiệu và 1 đầu ra
◼ Chức năng: chọn 1 tín hiệu trong nhiều tín
hiệu đầu vào để đưa ra đầu ra

41
MUX 2-1
◼ Sơ đồ khối:
E1

S
E0

C0

◼ Tín hiệu chọn:

◼ Tín hiệu ra:

S = C0 E0 + C0 E1

42
Ví dụ - Thiết kế MUX 2-1

◼ Bảng chân lý:

43
Ví dụ - Thiết kế MUX 2-1 (tiếp)

◼ Biểu thức đầu ra S:

44
Ví dụ - Thiết kế MUX 2-1 (tiếp)

◼ Sơ đồ mạch:

45
MUX 4-1
◼ Sơ đồ khối: D3
D2 Y
D1
D0

◼ Tín hiệu chọn:

◼ Tín hiệu ra:

S = C1 C0 E0 + C1C0 E1 + C1 C0 E2 + C1C0 E3
46
4. Bộ phân kênh

◼ DeMultiPlexer – DeMUX
◼ Có 1 đầu vào tín hiệu và nhiều đầu ra
◼ Chức năng: đưa tín hiệu từ đầu vào tới 1
trong những đầu ra

47
DeMUX 1-2
S0

◼ Sơ đồ khối: E

S1

C0

◼ Tín hiệu chọn:

48
 Ví dụ - Thiết kế DeMUX 1-2
◼ Bảng chân lý:

S 0 = C0 E
◼ Biểu thức đầu ra:
S1 = C0 E
49
DeMUX 1-4
S0

E S1

◼ Sơ đồ khối: S2
S3

C1

C0

◼ Tín hiệu chọn:

50
Câu hỏi áp dung:

Viết công thức lối ra đơn giản nhất cho

mạch DeMUX 1-4

51
5. Các mạch số học

a. Bộ cộng
b. Bộ trừ
c. Bộ so sánh

52
 a. Bộ cộng
◼ Chức năng: thực hiện phép cộng giữa 2 số
nhị phân.
◼ Bán tổng (Half-Adder):
 Thực hiện phép cộng giữa 2 bit thấp nhất của
phép cộng 2 số nhị phân.
 Sơ đồ khối:
ai si
Half-Adder
bi ri+1

53
 Bán tổng (tiếp)
◼ Bảng thật:

◼ Biểu thức đầu ra phụ thuộc đầu vào:

si = ai  bi
ri +1 = ai .bi
◼ Sơ đồ mạch: …

54
 Bộ cộng đầy đủ (Full-Adder)
◼ Chức năng: thực hiện phép cộng giữa 2 bit bất kỳ của phép
cộng 2 số nhị phân.
◼ Sơ đồ khối:
 ri: bit nhớ đầu vào
 ri+1: bit nhớ đầu ra

ai
si
bi Full-Adder
ri+1
ri

55
 Bộ cộng đầy đủ (tiếp)
◼ Bảng thật:

◼ Biểu thức đầu ra phụ thuộc đầu vào:

si = ai  bi  ri
ri +1 = ai .bi + ri (ai + bi )
56
Bộ cộng đầy đủ (tiếp)
◼ Sơ đồ mạch:

57
Bộ cộng nhiều bit

◼ Đây là bộ cộng 2 số nhị phân n bit, kết quả

nhận được là 1 số nguyên n+1 bit.
◼ Sơ đồ:

58
Bộ cộng song song

59
Bộ cộng nhớ nhanh
Đối với bộ cộng đầy đủ (FA) một bit ta có:

60
Bộ cộng nhớ nhanh

61
Bộ cộng nhớ nhanh

Câu hỏi áp dụng: Hãy viết công thức và vẽ mạch

thực hiện bộ nhớ nhanh cho trường hợp 4 bit

62
Bộ cộng nhớ nhanh

Các chữ số của tổng có giá trị như sau:

63
Bộ cộng nhớ nhanh

Ba khối đó là:
- Khối tạo Pi và Gi.
- Khối tạo tín hiệu
nhớ Ci.
- Khối tạo kết qủa
phép cộng Si.

Sơ đồ khối bộ cộng song song 4 bit nhớ nhanh

64
 Bộ trừ

◼ Chức năng: thực hiện phép trừ giữa 2 số nhị

phân.
◼ Bán hiệu (Half-Subtractor):
 Dùng để thực hiện phép trừ giữa 2 bit thấp nhất
trong phép trừ giữa 2 số nhị phân
 Sơ đồ khối:
◼ Di: hiệu ai Di
◼ Bi+1: bit mượn Half-Subtractor
bi Bi+1

65
 Bán hiệu (tiếp)
◼ Bảng chân lý:

◼ Biểu thức đầu ra phụ thuộc đầu vào:

Di = ai  bi
Bi +1 = ai .bi
◼ Sơ đồ mạch: …

66
 Bộ trừ đầy đủ (Full-Subtractor)
◼ Chức năng: dùng để thực hiện phép trừ giữa 2 bit bất kỳ
trong phép trừ 2 số nhị phân.
◼ Sơ đồ khối:
ai
Di
bi Full-Subtractor
Bi+1
Bi

67
 Bộ trừ đầy đủ (tiếp)
◼ Bảng chân lý:

◼ Biểu thức đầu ra phụ thuộc đầu vào:

Di = ai  bi  Bi
Bi +1 = ai .bi + Bi .(ai  bi )
68
Bộ trừ đầy đủ (tiếp)
◼ Sơ đồ mạch:

69
Bộ trừ đầy đủ (tiếp)

70
Bộ trừ đầy đủ (tiếp)

Mạch này là mạch gì? Giải thích

71
Câu hỏi áp dụng:
- Viết phương trình và mạch chuyển đổi số
dương sang số âm.
- Hãy thiết kế bộ trừ đầy đủ 2 bit sử dụng
phương pháp cộng với số âm.
- Thiết kế bộ trừ đầy đủ 4 bit sử dụng
phương pháp cộng với số âm.

72
Bộ so sánh

◼ Dùng để so sánh 2 số nhị phân

◼ Có 2 kiểu so sánh:
 So sánh đơn giản:
◼ Kết quả so sánh: bằng nhau, khác nhau
 So sánh đầy đủ:
◼ Kết quả so sánh: lớn hơn, nhỏ hơn, bằng nhau
◼ Có 2 loại bộ so sánh:
 Bộ so sánh đơn giản
 Bộ so sánh đầy đủ

73
Bộ so sánh đơn giản

◼ Giả sử cần xây dựng bộ so sánh đơn giản

2 số A và B:
A a3 a2 a1 a0
B b3 b2 b1 b0
Đầu ra S
◼ S = 1 <=> A = B
◼ S = 0 <=> A  B

74
Bộ so sánh đơn giản (tiếp)

◼ Ta có:  a3 = b3
 a3  b3 = 0  a3  b3 = 1
a = b a  b = 0 
 2  2 a 2  b2 = 1
A=B 2
 2

 a1 = b1  a1  b1 = 0  a1  b1 = 1
a0 = b0 a0  b0 = 0 a  b = 1
 0 0

S = a3  b3 .a2  b2 .a1  b1 .a0  b0

◼ Suy ra:

75
Bộ so sánh đơn giản (tiếp)
◼ Sơ đồ mạch:

76
 Bộ so sánh đầy đủ
◼ Bộ so sánh 2 bit đầy đủ:
 Đầu vào: 2 bit cần so sánh ai và bi
 Đầu ra: 3 tín hiệu để báo kết quả lớn hơn, nhỏ hơn, bằng nhau của 2
bit
◼ ai > bi <=> Gi = 1 còn Ei, Li = 0
◼ ai < bi <=> Li = 1 còn Ei, Gi = 0
◼ ai = bi <=> Ei = 1 còn Gi, Li = 0
 Sơ đồ khối:
Gi
ai
Bộ so sánh
Li
đầy đủ
bi
Ei

77
Bộ so sánh 2 bit đầy đủ (tiếp)
 Bảng thật:

 Biểu diễn đầu ra theo đầu vào:

Gi = ai .bi
Li = ai .bi
Ei = ai  bi
 Sơ đồ mạch: …

78
 Bộ so sánh đầy đủ 2 số nhị phân
◼ Cấu tạo: gồm các bộ so sánh 2 bit
◼ Có tín hiệu CS (Chip Select)
 CS = 0, tất cả các đầu ra = 0 (không so sánh)
 CS = 1, hoạt động bình thường

◼ Biểu diễn các đầu ra của bộ so sánh 2 bit

theo đầu vào:
Gi = CS .ai .bi
Li = CS .ai .bi
Ei = CS .(ai  bi )
79
 VD: Bộ so sánh 2 số nhị phân 3 bit
◼ Sơ đồ mạch bộ so sánh 2 số nhị phân 3 bit:
 A = a 2 a1 a0
 B = b 2 b1 b0

80
Bài tập chương 5

◼ Bài 1: Tổng hợp bộ chọn kênh 4-1.

◼ Bài 2: Thiết kế bộ trừ/nhân 2 số 2 bit.
◼ Bài 3: Tổng hợp bộ chọn kênh 2-1 chỉ
dùng NAND.
◼ Bài 4: Tổng hợp mạch tổ hợp thực hiện
phép toán sau : M = N + 3, biết rằng N là
số 4 bit mã BCD còn M là số 4 bit.

81
IC

Bộ giải mã BCD sang 7 đoạn

82
IC

Bộ giải mã nhị phân sang 7 đoạn (loại MC 14495)

83
IC

84 Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn

IC

Bộ giải mã – Decoder dùng vi mạch cổng

85
IC

Bộ giải mã – Decoder dùng vi mạch chuyên dụng

86
IC

Bộ mã hóa 3 bit dùng vi mạch

87
IC

88 Bộ cộng sử dụng cổng logic

IC

Bộ trừ sử dụng cổng logic

89
IC

90 Bộ lấy tổng/hiệu đại số 4 bit

IC

Bộ hợp kênh 1 bit (2:1) dùng cổng logic

91
IC

Bộ hợp kênh 4 bit (2:1) sử dụng vi mạch

92
IC

Chuyển mạch tương tự 8:1

93
IC

Bộ so sánh 2 số nhị phân

94
IC

Sơ đồ logic của bộ so sánh 4 bit DM 74LS85

95
IC

Bộ so sánh 2 số nhị phân nhiều bit

96
IC

Bộ tương đồng lẻ với 8 lối vào

97
IC

Bộ tương đồng chẵn, lẻ 8 bit

98
IC

Mô hình của hệ thống truyền dẫn thông tin số dùng mã chẵn, lẻ

99