DZ5

1. (s ispita)

2. Napiši VHDL FSM kod za T-bistabil koji osim uobičajenih ulaza/izlaza sadrži i ulaze SET i RST
(asinkroni set i reset).
3. Napiši VHDL FSM kod za 4-bitno trčeće svijetlo. (U svakom trenutku svijetli jedna od 4 ledice,
ledice aktivne na '1', svijetlo „trči“ prema desno, izmjena se događa na padajući brid signala takta,
potrebno omogućiti i reset na stanje “1000“)
4. Napiši VHDL FSM kod za 2-bitno brojilo prema gore/dolje. Brojilo ima mogućnost asinkronog
resetiranja.
5. Promijeni kod iz prethodnog zadatka tako da brojilo ostaje na parnim brojevima dvostruko dulje
nego na neparnim (na neparnim brojevima i dalje ostaje samo jedan period clk-a).
6. U kodu na slici signal „izlaz“ upravlja ledicama na način da MSB upravlja ledicom L2, a LSB
ledicom L0 (ledice aktivne na logičku jedinicu). Odredi koje su ledice upaljene u trenutcima 12 ns,
33 ns, 65 ns i 90 ns.
7. Za VHDL kod na slici odredi vrijednosti izlaza u trenutcima 15 ns, 45 ns, 50 ns, 70 ns i 95 ns.
Rješenja:
1. Kad se nacrta shema dobije se isti ovaj zadatak. (Rješenja na slici su točna, podsjetnik:
pronaći formule za sve J i K ulaze i zatim dobiti buduće stanje pomoću sadašnjeg stanja i ulaza)
2.
3.
4.
5.
6.

12 ns – svijetli L2
33 ns – svijetli L1
65 ns – svijetli L2
90 ns – svijetli L1

7.

15 ns - 010
45 ns - 100
50 ns - 000
70 ns - 101
95 ns - 110