CMOS模拟集成电路设计 (拉扎维课件)

CMOS模拟集成电路设计
绪论、MOS器件物理基础
王永生
Harbin Institute of Technology
Microelectronics Center
2009-1-16 提纲 2
提纲
1、绪论
2、MOS器件物理基础
HIT Microelectronics 王永生

2009-1-16 绪论 3
1、绪论
先修课程：模拟电路基础、器件模型、集成电路原理
教材：
模拟CMOS集成电路设计，[美]毕查德.拉扎维著，陈贵灿
程军张瑞智等译，西安交通大学出版社。
参考教材：
CMOS模拟电路设计（第二版）（英文版），[美] Phillip E.
Allen, Douglas R. Holberg 著，电子工业出版社。
模拟集成电路的分析与设计，Paul R. Gray， Paul
J. Hurst，Stephen H. Lewis，Robert G. Meyer著，
高等教育出版社。

2009-1-16 绪论 4
研究模拟集成电路的重要性
Eggshell Analogy of Analog IC Design (Paul Gray)
研究CMOS模拟集成电路的重要性
2009-1-16 绪论 5
AD/DA PLL
chapter12开关电容电路 chapter14振荡器
Systems
Chapter13非线
性与不匹配
chapter10稳定性
及频率补偿
chapter9运算放大器 chapter11带隙基准
complex
chapter6频率特性 chapter7噪声 chapter8反馈
chapter3单级放大器 chapter4差动放大器 chapter5电流源

simple
Circuits
Devices chapter2 MOS器件物理
HIT Microelectronics chapter1绪论王永生

2009-1-16 MOS器件物理基础 6
2、MOS器件物理基础
2.1 基本概念
2.1.1 MOSFET的结构
（以n型为例）
栅（G: gate）、源（S: source）、漏（D: drain）、衬底（B: bulk）

MOSFET是一个四端器件
CMOS技术
N阱

2.1.2 MOS符号

2.2 MOS的I/V特性
2.2.1 阈值电压
（以N型FET为例）
耗尽（b）；反型开始（c）；反型（d）
阈值电压（VTH）定义
NFET的VTH通常定义为界面的电子浓度等于P型衬
底的多子浓度时的栅压。
ΦMS是多晶硅栅和硅衬底的功函数之差；
q是电子电荷，Nsub是衬底
掺杂浓度，Qdep是耗尽区电荷，Cox是单位面积的栅
氧化层电容；
εsi表示硅介电常数。

“本征”阈值电压
通过以上公式求得的阈值电压，通常成为“本征(native)”阈值
电压，典型值为-0.1V.
在器件制造工艺中，通常通过向沟道区注入杂质来调整VTH
对于NMOS，通常调整到0.7V（依工艺不同而不同）

2.2.2 MOS器件的I/V特性
NMOS
截止区(VGS<VTH)
三极管区（线性区）（VDS<VGS-VTH）
饱和区（VDS≥VGS-VTH）

PMOS
ID参考电流方向
截止区
三极管区（线性区）
饱和区

2.3 二级效应
2.3.1体效应
对于NMOS，当VB<VS时，随VB下降，在没反型前，
耗尽区的电荷Qd增加，造成VTH增加，也称为“背栅
效应”
VTH 0 VTH
其中，γ为体效应系数
2.3.2 沟道长度调制效应
当沟道夹断后，当VDS增大时，沟道长度逐渐减小，
即有效沟道长度L’是VDS的函数。
定义L’=L-ΔL， ΔL/L=λVDS
λ为沟道长度调制系数。

2.3.3亚阈值导电性
当VGS≈VTH时和略小于VTH ，“弱”反型层依然存在，
与VGS呈现指数关系。当VDS大于200mV时，
这里ζ>1，VT＝kT/q

2.3.4 电压限制
栅氧击穿
过高的GS电压。
“穿通”效应
过高的DS电压，漏极周围的耗尽层变宽，会到达源
区周围，产生很大的漏电流。

2.4 MOS器件模型
2.4.1 MOS器件电容
栅和沟道之间的氧化层电容
衬底和沟道之间的耗尽层电容
多晶硅栅与源和漏交叠而产生的电容C3，C4，每单
位宽度交叠电容用Cov表示
源/漏与衬底之间的结电容C5，C6，结电容
Cj0是在反向电压VR为0时的电容，ΦB是结的内建电势，m=0.3~0.4王永生
HIT Microelectronics
等效电容：
器件关断时，CGD=CGS=CovW，
CGB由氧化层电容和耗尽区电容串连得到
深三极管区时，VD≈VS，
饱和区时，
在三极管区和饱和区，CGB通常可以被忽略。

2.4.2 MOS小信号模型
= β (VGS − VTH ) = 2 βI D
1
=
λI D

2009-1-16 MOS SPICE模型 21
MOS SPICE模型
在电路模拟（simulation）中，SPICE要求每个器件都有一
个精确的模型。
种类
1st 代：MOS1，MOS2，MOS3；
2nd代：BSIM，HSPICE level＝28，BSIM2
3rd代：BSIM3，MOS model9，EKV(Enz-Krummenacher-Vittoz)
EKV(
目前工艺厂家最常提供的MOS SPICE模型为BSIM3v3
（UC Berkeley）
BSIM web site: http://www-device.eecs.berkeley.edu/~bsim3
仿真器：
HSPICE；SPECTRE；PSPICE；ELDO
WinSPICE；Spice OPUS Free!

基本的SPICE仿真
时间独立性
时间独立时间（频率）依赖
小信号，Rin, Av, Rout 小信号频率－频
线线性
(.TF) 率，零极点响应
性（.AC）
DC工作点，DC分析大信号瞬态响应
非线
ID＝f(VD, VG, VS, VB) Slew Rate
性 (.OP, .DC) （.TRAN）

例：采样spice模拟MOS管的输出特性
*Output Characteristics for NMOS

M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0
VDS 2 0 5
.op
.dc vds 0 5 .2 Vgs 1 3 0.5
.plot dc -I(vds)
.probe
*model
.MODEL MNMOS NMOS VTO=0.7 KP=110U
+LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end

例：采样spice进行DC分析
* DC analysis for AMP
M1 2 1 0 0 MOSN w=5u l=1.0u
M2 2 3 4 5 MOSP w=5u l=1.0u
M3 3 3 4 4 MOSP w=5u l=1.0u
R1 3 0 100K
Vdd 4 0 DC 5.0
Vin 1 0 DC 5.0
.op
.dc vin 0 5 0.1
.plot dc V(2)
.probe
*model
.MODEL MOSN NMOS VTO=0.7 KP=110U
.MODEL MOSP PMOS VTO=-0.7 KP=50U

.endHIT Microelectronics 王永生
例：采样spice进行AC分析
* AC analysis for AMP
M1 2 1 0 0 MOSN w=5u l=1.0u
M2 2 3 4 5 MOSP w=5u l=1.0u
M3 3 3 4 4 MOSP w=5u l=1.0u
R1 3 0 100K
CL 2 0 5p
Vdd 4 0 DC 5.0
Vin 1 0 DC 1.07 AC 1.0
.op
.ac DEC 20 100 100MEG
.plot ac VDB(2) VP(2)
.probe
*model

例：采样spice进行TRAN分析
* TRAN analysis for AMP
M1 2 1 0 0 MOSN w=5u l=1.0u
M2 2 3 4 5 MOSP w=5u l=1.0u
M3 3 3 4 4 MOSP w=5u l=1.0u
R1 3 0 100K
*CL 2 0 5p
Vdd 4 0 DC 5.0
Vin 1 0 DC 1.07 sine(2v 2v 100KHz)
.op
.tran .1u 10u
.plot tran V(2) V(1)
.probe
*model

2009-1-16 27
小结
用简单的模型设计（design），用复杂的模型验证
（verification）；
模型用于：
大信号静态
大信号 (dc variables)
小信号静态 (gains, resistances)
小信号动态 (frequency response, noise)
大信号动态 (slew rate)
计算机模型（spice model）用于计算机验证，而非
用于设计

单级放大器
王永生
2009-1-16 提纲 2
提纲
1、共源级放大器
2、共漏级放大器（源跟随器）
3、共栅级放大器
4、共源共栅级放大器

2009-1-16 3

2009-1-16 共源级放大器 4
1、共源级放大器
1.1 电阻做负载的共源级放大器
大信号分析
cutoff
active
triode
MOS管工作在饱和区时

2009-1-16 共源级放大器 5
小信号分析
考虑沟道长度调制时，

2009-1-16 共源级放大器 6
讨论
增益对信号电平的依赖关系导致了非线性
增大W/L、或增大VRD、或减小ID，都可以提高Av。
但是，
较大的器件尺寸，导致较大的器件电容。
较高的VRD会限制最大电压摆幅。
若VRD保持常数，减小ID，则必须增大RD，导致更大的
输出节点时间常数。
2009-1-16 共源级放大器 7
1.2 MOS二极管连接做负载的共源级
MOS二极管连接
二极管连接的阻抗为
考虑体效应时
二极管连接的阻抗为

2009-1-16 共源级放大器 8
增益
NMOS二极管连接做负载
其中
PMOS二极管连接做负载
没有体效应

2009-1-16 共源级放大器 9
讨论
增益与输入信号无关，是器件尺寸的弱函数。
高增益要求会造成集体管的尺寸不均衡。
例：为了达到 10倍增益，
例：为了达到10倍增益，，则 (W/L)11=50(W/L)
，则(W/L) =50(W/L)22
允许的输出电压摆幅减小。
在这个例子中，
在这个例子中，M M2的过驱动电压应该是 M 的过驱动电压的10倍。
2的过驱动电压应该是M11的过驱动电压的10倍。
若VGS1--V
V =200mV ，|V |=0.7V ，|V |=2.7V ，严重制约输出电压
若V TH1=200mV，|VTH2
GS1 TH1 TH2|=0.7V，|VGS2
GS2|=2.7V，严重制约输出电压
摆幅。
摆幅。
2009-1-16 共源级放大器 10
1.3 电流源负载的共源级放大器
考虑沟道长度调制，
讨论
获得更大的增益
M2的输出阻抗与所要求的M2的最小|VDS|之间联系
较弱，因此对输出摆幅的限制较小。
长沟器件可以产生高的电压增益。
同时增加W、L将引入更大的节点电容。
↑ID→ AV ↓
1 1
AV = − 2 βI D ∝
(λ1 + λ1 ) I D ID

2009-1-16 共源级放大器 11
1.4 带源级负反馈的共源级放大器
小信号直接分析方法
这里，没有考虑体效应
和沟道长度调制效应
讨论
增加源级负反馈电阻，使增益是gm的弱函数，实现线性的提高。
线性化的获得是以牺牲增益为代价的。

2009-1-16 共源级放大器 12
考虑沟道长度调制及体效应时，电路的交流小
信号模型为

2009-1-16 共源级放大器 13
小信号等效分析
辅助定理：在线性电路中，电压增益等于-GmmRRout
辅助定理：在线性电路中，电压增益等于-G ，其中G 表示输出
out，其中Gmm表示输出
与地短接时电路的跨导；Rout表示当输入电压为零时电路的输出电阻。
与地短接时电路的跨导；R 表示当输入电压为零时电路的输出电阻。
out
线性电路的输出端口可用诺顿定理来等效，输出电压为-I R ，定
线性电路的输出端口可用诺顿定理来等效，输出电压为-Iout outRout
out，定
义Gm=I
义G =Iout/V
m ，可得Vout=-G
/Vin，可得V
out in =-GmVVinRout。
out Rout。
m in
Gm?
Rout?

2009-1-16 共源级放大器 14
计算Gm
（考虑沟道长度调制及体效应)
由于，所以
因此，
2009-1-16 共源级放大器 15
计算Rout
流经ro的电流：
得到
所以，

2009-1-16 共源级放大器 16
计算Av
AAvv=-G
=-Gmm(R
(Rout||R )
out||RDD)

2009-1-16 共漏级放大器 17
2、共漏级放大器（源跟随器）
大信号分析
当Vin<VTH时，M1处于截止状态，
Vout等于零；
Vin增大并超过VTH，M1导通进入饱
和区；
Vin进一步增大， Vout跟随Vin的变
化，且两者之差为VGS。

2009-1-16 共漏级放大器 18
小信号分析
考虑体效应
讨论
增益<1；
当Vin≈VTH时，增益从零开始单调增大；
随gm变大，Av接近gm/(gm+gmb)=1/(1+η)， η随Vout
增大而减小，所以Av趋近1。

2009-1-16 共漏级放大器 19
采用电流源的源跟随器
小信号分析
戴维南等效

2009-1-16 共漏级放大器 20
考虑M1、M2的沟道长度效应，并驱动电阻负载，

2009-1-16 共漏级放大器 21
讨论
即使源跟随器采用理想电流来偏置，输入输出特性仍呈现一些非
线性。
将衬底和源连接在一起，就可以消除由体效应带来的非线性。对
于N阱工艺，可采用PMOS来实现。
源跟随器使信号直流电平产生VGS的移动，会消耗电压余度。

2009-1-16 共栅级放大器 22
3、共栅级放大器
大信号分析
（Vin从某一个大值开始减少）
当Vin≥Vb－VTH时，
M1处于关断状态，Vout＝VDD
当Vin较小时，且M1处于饱和区，
当Vin即一步减小，Vout也逐步减小，
最终M1进入线性区，此时，

2009-1-16 共栅级放大器 23
由大信号分析得到小信号增益
当M1处于饱和区时
因此，
而
得到，
讨论：增益是正值；
体效应使共栅极的等效跨导变大了；
共栅极放大器的输入阻抗较小。
2009-1-16 共栅级放大器 24
小信号分析
（考虑晶体管的输出电阻及信号的阻抗）
增益

2009-1-16 共栅级放大器 25
输入阻抗
因为有，
若则，
2009-1-16 共栅级放大器 26
输出阻抗
与计算带负反馈的共源级放大器的输出电阻情况一
致。
因此，输出电阻，
Rout = {[1 + ( g m + g mb )rO ]Rs + rO } || RD

2009-1-16 共源共栅级放大器 27
4、共源共栅级放大器
偏置条件
使M1，M2都处于饱和区，
大信号分析
Vin≤VTH1，M1，M2处于截止状态，

Vout=VDD，且Vx≈Vb－VTH2（忽略亚阈
值导通）
Vin＞VTH1，开始出现电流，Vout下降，
Vx下降。
如果Vin足够大，M1或M2将进入线性区。
HIT（与器件尺寸、
Microelectronics RD及Vb有关）王永生
2009-1-16 共源共栅级放大器 28
小信号分析
增益
两个集体管均工作在饱和区；
若λ＝0，由于输入管产生的
漏电流必定流过整个共源共栅
极电路，所以，
Av=Vout/Vin=-gm1V1RD/Vin
而V1=Vin，所以
Av=Vout/Vin=-gm1RD
•当忽略沟道长度调制效应时，共源共栅级放大器的电压增
益与共源级放大器的电压增益相同。

2009-1-16 共源共栅级放大器 29
输出阻抗
（考虑两管的沟道长度调制效应）
电路可以看成带负反馈rO1的共源级，
因此，

2009-1-16 共源共栅级放大器 30
讨论
Rout≈（gm2＋gmb2）rO1rO2，可见M2将M1的输出电阻
提高了（gm2＋gmb2）rO2倍。
具有屏蔽特性。屏蔽输入器件，不受输出结点影响。
根据线性电路电压增益等于-GmRout，增大Rout可以提
高增益。
例子：
粗略计算，，
得到
精确电压增益计算见教材例3.15，留给同学自学。

2009-1-16 共源共栅级放大器 31
讨论（续）
可用来构成恒定电流源。
高的输出阻抗提供一个接近理想的电流源。
采用PMOS的共源共栅结构，电流源的
表现的输出阻抗为
因此，
而Gm≈gm1，所以，电压增益近似等于
消耗较大的电压余度，采用共源共栅电流源的共源共栅放大器的
最大输出摆幅

2009-1-16 共源共栅级放大器 32
折叠式共源共栅放大器
所谓“折叠”针对小信号电流。小信号分析与共
源共栅放大器一致。
为了获得相当的性能，折叠式共源共栅放大器
的总偏置电流应该比共源共栅放大器的大。

2009-1-16 共源共栅级放大器 33
大信号分析
如果Vin>VDD-|VTH1|，M1截止，电流I1全部通过M2，有
Vout=VDD-I1RD
如果Vin<VDD-|VTH1|，M1开启处于饱和区，
随着Vin ↓ ，ID2↓，当ID1=I1时，ID2＝0，有
当Vin下降到Vin1以下，ID1趋向大于I1，迫使M1进入线性区使

ID1=I1。王永生
2009-1-16 34
直流或低频下！小结
小信号增益输出电阻输入电阻摆幅线性度
电阻负载 − g m Rout ( RD || rO ) ∞ －－
共二极管
−gm 1
+ g mb
g m 2 + g mb 2
gm2 2
∞ 小较好
源负载
忽略λ 忽略λ
级带源级
−gm RD
{[1+ (gm + gmb)Rs ]rO + Rs }
负反馈
1 + gm Rs
|| RD ∞ －好
忽略λγ
gm 1
共漏极 <1
（电流源负载）
gm + g mb
忽略λ
gm + g mb
忽略λ
∞ 小差
{[1+ (gm + gmb)rO ]Rs + rO} R D + rO

共栅极 ( g m + g mb ) RD －－
|| RD 1 + ( g m + g mb ) rO
忽略λ
共源共栅级 gm1 ⋅[(gm2 + gmb2)rO2rO1] (gm2 + gmb2 )rO2rO1

（电流源负载）
∞ 小－
2009-1-16 35
小结
电路仿真是必不可少的！
不要让计算机替你去思考！

差动放大器
王永生
2009-1-16 2
提纲
1、单端与差动的工作方式
2、基本差动对
3、共模响应
4、MOS为负载的差动对

2009-1-16 单端与差动的工作方式 3
差动信号定义为两个结点电位之差，且这
两个结点的电位相对于某一固定电位大小
相等，极性相等，结点的阻抗也必须相等。
差动工作方式优点：
•抑制共模噪声
•增大了可得到的最大电压摆幅
•偏置电路相对简单
•线性对相对高
2009-1-16 基本差动对 4
2、基本差动对
2.1 定性分析
差模特性
（假定Vin1-Vin2 从-∞变化到+ ∞ ）
Vin1比Vin2更负，M1截止，M2
导通，ID2=ISS，因此Vout1=VDD,
Vout2=VDD-RDISS
Vin1逐渐增大，M1开始导通，
Vout1减小，由于ID1+ID2=ISS，
M2流经的电流减小，Vout2增
大；当Vin1=Vin2 时，
Vout1=Vout2=VDD-RDISS/2。
当Vin1比Vin2更正时，差动对两
侧情况正好与上述情况相反。
2009-1-16 基本差动对 5
共模特性
采用NMOS提供尾电流ISS，Vin,CM从0开始增加。
当Vin,CM＝0时，ID1=ID2=ID3=0
Vin,CM增加，M3导通，处于三极管区；当
Vin,CM足够大时，M3进入饱和区，因此电路
正常工作状态应满足Vin,CM≥VGS1+(VGS3-VTH3)
Vin,CM进一步增加， Vin,CM>Vout1+VTH， M1和

M2进入三极管区
因此， Vin,CM允许的范围

2009-1-16 基本差动对 6
2.2 定量分析
大信号分析
如果RD1=RD2=RD，则
Vout1-Vout2=RD(ID2-ID1)，
可以用Vin1和Vin2计算出ID2和ID1
（假设电路是对称的，且M1和M2均处于饱和区，且忽略二级效应）
讨论：
•当ΔVin= Vin1- Vin2=0， ΔID= ID1- ID2=0; 当|ΔVin |从0
开始增大， |ΔID |也增大；
•等价Gm为

2009-1-16 基本差动对 7
讨论（续）
•当ΔVin= 0时，Gm最大
因此，
•当ΔVin超过某一限定值（ΔVin1）时，所有ISS电流流经一个
晶体管，而另一个晶体管截止（忽略亚阈值导通）， ΔVin1 实
际上也是电路可以“处理”的最大差模输入。

2009-1-16 基本差动对 8
小信号分析
方法一
（叠加法）
令Vin2=0, 求Vin1对X结点的影响：
电路等效为M1管构成的带有
负反馈电阻的共源级
忽略二级效应
Rs＝1/gm2

2009-1-16 基本差动对 9
令Vin2 =0, 求Vin1对Y结点的影响：

先利用戴维南定理处理M1管
和Vin1，VT= Vin1,RT=1/gm1；
则电路等效为共栅级形式
忽略二级效应

2009-1-16 基本差动对 10
只施加Vin1时总的电压增益为
整理，
同理，可以得到只施加Vin2时总的电压增益为
应用叠加法，得到

2009-1-16 基本差动对 11
方法二
（半边电路）
辅助定理：考虑图中所示的对称电路，其中D1和D2
代表任何三端有源器件。假设Vin1从V0变化到V0+
ΔVin， Vin2从V0变化到V0-ΔVin，那么，如果电路仍
保持线性，则Vp值保持不变。假定λ＝0。
辅助定理说明了P点可以认为是“交流地”，即“虚地”。
2009-1-16 基本差动对 12
利用P点虚地（交流地）的特点，，电路可等效为两
个独立的部分，即“半边电路”概念。

2009-1-16 基本差动对 13
如果两个差动对的输入信号不是全差动的，可以将此
任意信号表示为差模分量和共模分量。
差模增益：
若ISS是理想电流源，共模增益为0；
如果考虑沟道长度调制效应，请同学们课后计算差动增益。
（例4.4和4.5）
2009-1-16 共模响应 14
3、共模响应
差动电路对共模扰动影响具有抑制作用，理想差动电路的
共模增益为0；
实际上，电路既不可能完全对称，电流源的输出电阻也不
可能为无穷大，结果，共模输入的变化会或多或少传递到
输出上。

2009-1-16 共模响应 15
电流源具有有限电阻的差动对的共模增益：
电路等效为带源级负反馈的共源级电路
忽略二级效应，此时，共模增益为：

2009-1-16 共模响应 16
电路不对称且尾电流源的输出电阻为有限值时，输入共模
电压变化对电路的影响：
电路不对称情况1：RD1=RD，RD2=RD+ΔRD，当输入端共模发生变
化，VX、VY的变化不相等，输出端产生了一个差动成分。

2009-1-16 共模响应 17
电路不对称情况2：M1和M2不匹配，导致流经两个晶体管的电
流稍微不同，因而跨导不同，
由此可得：
得到输出电压
输出端的差动分量：
共模到差模转换的增益
2009-1-16 共模响应 18
总之，差动对的共模响应取决于尾电流源的输出电阻和电
路的不对称性，表现的两方面的影响：
对称电路的输出共模电平变化；
输入共模电压变化在输出端产生差模分量。
“共模抑制比”（CMRR）

2009-1-16 MOS为负载的差动对 19
类似单级放大器，差动对的负载也可以采用二极管连接的
MOS或者电流源作负载。
二极管连接的MOS作负载
（忽略体效应）
电流源负载的差动对

共源共栅级差动对
半边等效

2009-1-16 22
小结
2、基本差动对
3、共模响应

电流镜
王永生
2009-1-16 电流镜 2
提纲
1、基本电流镜
2、共源共栅电流镜
3、电流镜作负载的差动对

2009-1-16 基本电流镜 3
1、基本电流镜
电流源的设计是基于对基准电流的“复制”；
两个都工作在饱和区且具有相等栅源电压的相同晶体管传
输相同的电流（忽略沟道长度调制效应）。

2009-1-16 基本电流镜 4
按比例复制电流
（忽略沟道长度调制效应）
得到
该电路可以精确地复制电流而不受工艺和温度的影
响；Iout与IREF的比值由器件尺寸的比率决定。
忽略沟道长度调制效应！

2009-1-16 基本电流镜 5
例子：
实际设计中，所有晶体管采用相同
的栅长，以减小由于源漏区边缘扩
散所产生的误差。
采用叉指结构。
如图，每个叉指的W为5±0.1μm ，则
M1和M2的实际的W为：
请同学们思考：如果不采用
W1＝5±0.1μm, W2＝4(5±0.1)μm 叉指结构，对电流复制会有
则IOUT/IREF= 4(5±0.1)/ (5±0.1)=4 什么影响？
IREF IOUT
版图设计
4

2009-1-16 共源共栅电流镜 6
2、共源共栅电流镜
沟道长度调制效应使得电流镜像产生极大误差，
因此

2009-1-16 共源共栅电流镜 7
共源共栅电流源
为了抑制沟道长度调制的影响，可以采用共源共
栅电流源。共源共栅结构可以使底部晶体管免受
VP变化的影响。
共源共栅电流镜
共源共栅电流镜
确定共源共栅电流源的偏置电压Vb，采用共源
共栅电流镜结构。
目标是确保VY=VX。Vb=Vx+VGS3
VN=Vx+VGS0
选择(W/L)3/(W/L)0= (W/L)2/(W/L)1,
则VGS0=VGS3, VX=VY。
2009-1-16 共源共栅电流镜 8
共源共栅电流镜消耗了电压余度
忽略衬偏效应且假设所有晶体管都是相同的，则P点所允许的最小
电压值等于
VP =
比较于
余度损耗的共源共栅电流镜最小余度损耗的共源共栅电流源

2009-1-16 共源共栅电流镜 9
低电压工作（大输出摆幅）的共源共栅电流镜
如图(a)，共源共栅输入输出短接结构，
为使M1和M2处于饱和区，Vb应满足：
得到
，Vb有解
考察图(b)，所有晶体管均处于饱和区，选
择合适的器件尺寸，使VGS2=VGS4，若选择
M3~M4消耗的电压余度最小(M3与M4过驱动电压
之和)，且可以精确复制IREF（VDS3=VDS1）。

2009-1-16 共源共栅电流镜 10
低压的共源共栅电流镜中的偏置Vb如何产生？
设计思路:
应使VA=VGS1-VTH1，让Vb等于（或稍稍大于）
VGS2+(VGS1-VTH1),
例1：在图a中，选择I1和器件的尺寸，使M5
产生VGS5≈VGS2，进一步调整M6的尺寸和Rb的
阻值，使VDS6＝VGS6-RbI1 ≈VGS1-VTH1。
缺点：由于①M2有衬偏效应，而M5没有②
实际中RbI1大小不好控制，产生误差。
例2：在图b中，采用二极管连接的M7代替电
阻。在一定I1下，选择大(W/L)7，从而VGS7
≈VTH7，这样Vb=VGS5+VGS6-VTH7
缺点：虽然不需要电阻，但①M2有衬偏效
应，而M5没有，仍会产生误差。
因此，设计中给出余量以确保M1和M2处于饱
和区。
2009-1-16 电流镜作负载的差动对 11
3、电流镜作负载的差动对
3.1大信号分析
Vin1-Vin2足够负时，M1、M3和M4均关
断，M2和M5工作在深线性区，传输
的电流为0，Vout=0；
随Vin1-Vin2增长，M1开始导通，使ID5
的一部分流经M3，M4开启，Vout增长
当Vin1和Vin2相当时，M2和M4都处于
饱和区，产生一个高增益区。
当Vin1-Vin2变得正的多时，ID1↑，
|ID3|↑， |ID4|↑，ID2 ↓，最终导
致M4进入线性区
当Vin1-Vin2足够正时，M2关断，M4的
电流为0且处于深线性区，Vout＝VDD
输入共模电压的选择
为使M2饱和，输出电压不能小
于Vin,CM-VTH，因此，为例提高
输出摆幅，应采用尽量低的输
入共模电平，输入共模电平的
最小值为VGS1,2+VDS5,min。
当Vin1=Vin2时，电路的输出电压
Vout=VF=VDD-|VGS3|

3.2 小信号分析
（忽略衬偏效应）
方法一
利用
计算Gm gm1Vin/2
gm1Vin/2
gm2Vin/2
得到，

计算Rout
M1和M2用一个RXY=2rO1,2代
替，RXY从VX抽取的电流以
单位增益(近似)，由M3镜像
到M4。则，
若2rO1,2>>(1/gm3)||rO3,
总增益

方法二（利用戴维南定理）
Veq=gm1,2rO1,2Vin
Req=2rO1,2
流经Req的电流IX部分通过1/gm3，并
以单位增益被镜像到M4
IX1+IX1 •
若2rO1,2>>(1/gm3,4)||rO3,4,
1
∝
I ss
3.3 共模特性
电路不存在器件失配时
忽略rO1,2，并假设1/(2gm3,4)<<rO3,4,
则，

电路存在器件失配时
忽略rO1和rO2的影响，
考虑到结点F和X的变化相对较小，
等效为源跟随器结构
ID4的变化量为
gm3=gm4，
忽略rO1和rO2的影响，则电路的
输出阻抗为rO4，
因此，
若rO3>>1/gm3
比无器件失配时多此项

2009-1-16 小结 19
小结
电流镜
电流镜精度输出阻抗输入阻抗最小输出电压最小输入电压
基本差 rO 1/gm VOD=VGS-VTH VTH+VOD
cascode 好 gmrO2 2/gm VTH+2VOD 2(VTH+VOD)
大输出好 gmrO2 1/gm 2VOD VTH+VOD

摆幅的
cascode
电流镜作负载的差动对
1
增益Av=gmRout=gm(rO1,2||rO3,4) ∝
I ss
共模特性要比全差动电路差
放大器的频率特性
王永生
2009-1-16 提纲 2
提纲
1、概述
2、共源级的频率特性
3、源跟随器的频率特性
4、共栅级的频率特性
5、共源共栅级的频率特性
6、差动对的频率特性

2009-1-16 概述-密勒效应 3
1、概述
1.1密勒效应
密勒定理：如果图(a)电路可以转换成图(b)的电
路，则Z1=Z/(1-Av)，Z2=Z/(1-Av-1)，其中
Av=VY/VX。

2009-1-16 概述-密勒效应 4
证明：
通过阻抗Z由X流向Y的电流等于(VX-
VY)/Z，由于这两个电路等效，必定有相等的
电流流过Z1，于是
即，
同理，

2009-1-16 概述-密勒效应 5
例1
如图(a)所示的电路，其中电压放大器的增益为-A，该放大
器的其它参数是理想的。请计算这个电路的输入电容。
解：运用密勒定理，把电路转换成图(b)的形式，由于
Z=1/(CFs)，则Z1=[1/(CFs)]/(1+A)，因此输入电容等
于CF(1+A)。
从Vin抽取电荷

2009-1-16 概述-密勒效应 6
关于密勒定理的说明
密勒定理没有规定电路转换成立的条件。若电路不
能进行转换，则密勒定理的结果是不成立的。
如果阻抗Z在X点和Y点之间只有一个信号通路，则
这种转换往往是不成立的。
在阻抗Z与信号主通路并联的多数情况下，密勒定
理被证明是有用的。

2009-1-16 概述-密勒效应 7
关于密勒定理的说明（续）
严格地说，密勒定理中的Av=VY/VX的值必须在所关
心的频率下计算。然而采用低频下Av值的近似计算
有助于了解电路的特性。
如果用密勒定理来获得输入输出的传输函数，则不
能同时用该定理来计算输出阻抗。

2009-1-16 概述-极点和结点的关联 8
1.2 极点和结点的关联
A1和A2是理想电压放大器，R1和R2模拟每级的输出电
阻，Cin和CN表示每级的输入电容，CP表示负载电容，
则该电路的传输函数为
可以把每一个极点和电路的一个结点联系起来，即ωj=τj-1， τj-1
是从结点j到地“看到”的电容和电阻的乘积，即“电路中的每一个结
点对传输函数贡献一个极点”。

2009-1-16 概述-极点和结点的关联 9
说明
通常电路很难等效成上述简化电路的形式，很计算
电路的极点。例如下面的电路
同密勒效应一起对电路简化时，常常丢掉传输函数
的零点。
但极点与结点的关联（及密勒定理）为估算传输函
数提供了一种直观的方法。

2009-1-16 共源级的频率特性 10
传输函数的估算
从X到地“看到的”总电容为
输入极点（主极点）的值为
从输出到地“看到的”总电容为
输出极点
估算误差：
• 没有考虑电路零点
推断传输函数为 • AV采用低频增益

2009-1-16 共源级的频率特性 11
传输函数精确计算
根据高频小信号等效电路
由上述两个公式，得到
[*]
其中
2009-1-16 共源级的频率特性 12
关于传输函数的讨论 [*]
根据公式[*](教材中的公式6.23)
分母写成如下形式
如果ωp2比ωp1离原点远得多，，则第一极点
和估算方法得到的结果对比，可见分母多出RD(CGD+GDB)项，此
项通常可以忽略。

2009-1-16 共源级的频率特性 13
关于传输函数的讨论（续） [*]
根据公式[*](教材中的公式6.23)可以计算得到第二个极点
如果，则
和估算方法得到的结果相同

2009-1-16 共源级的频率特性 14
关于传输函数的讨论（续） [*]
根据公式[*](教材中的公式6.23)可以计算得到零点

2009-1-16 共源级的频率特性 15
输入电阻的计算
估算方法(一级近似)
高频下，考虑输出结点的影响
Ix
Vx
Zin= ||[1/(CGSs)]
2009-1-16 源跟随器的频率特性 16
传输函数
由于X点和Y点通过CGS有很强的相互作
用，很难把一个极点和结点进行关联。
根据高频小信号等效电路（忽略体效应）
得到
又由
得到

关于传输函数的讨论
同样，假设两个极点相距较远，则第一极点的值为
传输函数包含一个零点ωz=-gm/CGS。

输入阻抗
CGD与输入并联，计算中先忽略。
有，
当频率较低时，gmb>>|CLs|，上式变成
Ix
Vx
说明等效电容等于CGSgmb/(gm+gmb),该结
果可以从密勒近似中得到。
当频率较高时，gmb<<|CLs|，上式变成

输出阻抗
体效应和CSB与输出并联，计算中先忽略，并
忽略CGD 。
低频下，Zout≈1/gm；高频下Zout≈Rs；
由于作为缓冲器工作，应有1/gm<Rs

输出阻抗（续）
源跟随器的输出阻抗表现出电感特性，
用一个无源网络来等效Zout(=Z1)
当ω=0时，Z1=R2=1/gm；当ω=∞时，
Z1=R1+R2=Rs
则R1与L并联的表达式为
R1
因此，

2009-1-16 共栅级的频率特性 21
传输函数
忽略沟道长度调制效应
根据极点和结点的关联
输入极点输出极点
没有电容的密勒乘积项，可达到宽带。
2009-1-16 共源共栅级的频率特性 22
极点分析
忽略沟道长度调制效应
从X点向上看的电阻，即共栅级的输入电
阻为：
(RD+ rO2 )/[1+(gm2+gmb2)rO2]
当RD较小时，约为1/(gm2+gmb2)，则A点到
X的增益为- gm1 /(gm2+gmb2)
Rx≈1/(gm2+gmb2)
极点：

2009-1-16 差动对的频率特性 23
差动信号的频率响应
对差动信号的响应，与共源级的相同，表
现为CGD的密勒乘积项。
（采用共源级的频率特性的分析方法）
由于差动对的每一边具有相同的传输函
数，因此传输函数中的极点数应是一条通
路的极点数，而不是两条通路中极点数之半边等效
和。

2009-1-16 差动对的频率特性 24
共模信号的频率响应
考虑M1和M2失配，根据低频差动对共模响
应（第四章4.43公式），
这里，RSS＝rO3
以rO3||[1/(CPs)代替rO3，以RD||[1/(CLs)代替
共模输入等效电路
RD，
此电路存在电压余度与共模抑制比的折中
问题，欲↑高频时的共模抑制比，要求
↓CP，即↓M3尺寸，但M3消耗的电压余度
HIT↑Microelectronics
，导致电压余度↓ 王永生
2009-1-16 差动对的频率特性 25
高阻抗负载差动对的频率响应
考虑高阻抗输出负载的差动对，并考虑负
载电容CL（包括PMOS的漏结电容和栅漏交
叠电容）
rO1||rO3的值很大，因此输出极点
[(rO1||rO3)CL]-1成为主极点
G点为交流地
2009-1-16 差动对的频率特性 26
有源电流镜为负载的差动对输出极点
的频率特性（optional）镜像极点
电流镜引入一个极点——镜像极点。
由M3和M4组成的通路包含结点E对应
的一个极点。
CE包括CGS3,CGS4,CDB3,CDB1,以及CGD1和
CGD4的密勒效应。
戴维南等效
假定1/gmP<<rOP，
整理，则增益为

2009-1-16 差动对的频率特性 27
有源电流镜为负载的差动对的频率特性（续）
讨论
通常，镜像极点在数值上比输出极点大，因此ωp1
忽略分母第一项，并假定2gmPrON>>1，
g mP
ωZ = 2
CE
2009-1-16 小结 28
小结
1、概述

噪声
王永生
2009-1-16 提纲 2
提纲
1、噪声的统计特性
2、器件的噪声类型
3、电路中的噪声表示
4、单级放大器中的噪声
5、差动对中的噪声
6、噪声带宽

2009-1-16 噪声的统计特性 3
1、噪声的统计特性
噪声的平均功率是可以被预测的。
为了便于计算，用V2来表示而不用W，
可将噪声定义一个均方根电压 Pav

2009-1-16 噪声的统计特性 4
1.1 噪声谱
也称为“功率谱密度”（PSD），表示在每个频率上（噪
声）信号具有的功率的大小。
噪声波形x(t)的PSD，记为Sx(f)，被定义为f附近1Hz的带
宽内x(t)具有的平均功率。
Sx(f)用V2/Hz表示，通常对Sx(f)取平方根，以V Hz 表示其
结果。

2009-1-16 噪声的统计特性 5
1.1 噪声谱（续）
定理7-1：如果把噪声谱为Sx(f) 的一个信号加在一个传
输函数是H(s)的线性时不变系统上，则输出谱由下式给
出。
式中H(f )=H(s=j2πf )

2009-1-16 噪声的统计特性 6
1.2 相关噪声源与非相关噪声源
在噪声分析中，关心的是平均噪声功率。对于两个噪
声，平均噪声功率为
对于不相关的波形（不同的噪声机制），结果中的积
分就变成0，非相关噪声源功率的叠加是成立的。

2009-1-16 噪声的噪声类型 7
2、器件的噪声类型
2.1 热噪声
电阻热噪声
k：波儿兹曼常数
可以用一个串联的电压源来模拟
例：50Ω的电阻在T=300K时的热噪声为8.28×10-19V2/Hz。
换算成电压量，得到0.91nV/Hz1/2.

2009-1-16 噪声的噪声类型 8
2.1 热噪声（续）
RC电路
VR到Vout的传输函数为
根据定理7-1，Vout的噪声谱为
则总噪声功率，

2009-1-16 噪声的噪声类型 9
电阻的热噪声也可用并联的电流源模型表示
单位为A2/Hz
例：

2009-1-16 噪声的噪声类型 10
MOS的热噪声
在沟道中产生热噪声 ※
I n2 = 4kT g ch with gch ≈ γ gm
其中，系数γ（非体效应系数）
•对于长沟器件， γ＝2/3
•对于短沟器件， γ＝2、3或更大。
欧姆区的热噪声
对于较宽的晶体管，源和漏的电阻可以忽略
栅的集总电阻R1比分布总电阻RG小， R1＝ RG/3

2009-1-16 噪声的噪声类型 11
2.1 闪烁噪声
闪烁噪声
“悬挂”键
用一个与栅极串联的电压源模拟
K是一个与工艺有关的常量，数量级
在10-25V2F
转角频率

2009-1-16 电路中的噪声表示 12
3、电路中的噪声表示
输入参考噪声
首先计算总输出噪声电压；
•将输入置为零，计算各噪声源在
输出产生的总噪声
•然而，输出噪声与电路的增益有关，
无法对不同的电路的噪声性能进行比较
在电路输入端用一个信号源 V 2n,in
代表电路中所有噪声源的影响；
更一般地，对于任何二端口电路，输
入参考噪声采用电压源和电流源表示
•根据信号源和电路的输入阻抗，来确定采
用噪声源的电路形式
•而且要考虑二个噪声源的相关系数
2009-1-16 电路中的噪声表示 13
例：MOS管的噪声
GC GD
D
2
I Dn
CGS gmvGS ro
vGS VDS
i 2Dn
S S
2 K 1 2
2
I Dn = I dn
2
+ I 2fn = 4kT ( g m ) + gm
3 CoxWL f
2
G V n ,in CGD D
CGS gmvGS rO
vGS vDS
欲↓热噪声，需
↑ID、 ↑W、 ↓ L
S S
欲↓闪烁噪声，
I 2Dn 2 K 1 需↑W L
Vn2,in = 2
= 4kT ( )+
gm 3g m CoxWL f
HIT Microelectronics Tradeoff？王永生
2009-1-16 单级放大器中的噪声 14
4、单级放大器中的噪声
4.1 共源级的噪声
I n2 R 2D 1 2 K 1
Vn2,in = = 4 kT + 4 kT ( ) +
Av2 g 2m RD 3g m CoxWL f
请同学们思考：低噪声的共源级电路如何设计？
Tradeoff？王永生
4.2 共栅级的噪声
电路输入阻抗低，不能忽略输入参考噪声电流
忽略沟道长度调制，考虑热噪声，1/f噪声同理计算
电压源等效
电流源等效

4.3 共漏级（源跟随器）的噪声
电路输入阻抗高，忽略输入参考噪声电流
考虑热噪声，1/f噪声同理计算，
M2在输出导致的输出噪声

4.4 共源共栅级的噪声
电路输入阻抗高，忽略输入参考噪声电流
忽略沟道长度调制，考虑热噪声， 1/f噪声
同理计算
共栅的M2的噪声对Vn,out没有影响
低频时， M1和RD 的噪声电路流过RD，M1

和RD贡献的噪声可以像共源级电路一样量
化
M1

2009-1-16 差动对中的噪声 18
5、差动对中的噪声
差动对为二端口电路
由于输入阻抗很大（电压工作型电路），低频工作时，可
以忽略的影响

2009-1-16 差动对中的噪声 19
差动对的输入参考噪声
忽略沟道长度调制
各噪声是非相关的，功率量可以叠加
Vn2, RD1, 2 = 4 KTRD Av = g m RD
2 K 1
Vn21, 2 = 4kT ( )+
3g m CoxWL f
⎛ 2 1 ⎞
Vn2,in,tot = 8kT ⎜ + 2 ⎟ + 2K 1
⎜ 3g ⎟ C WL f
⎝ m g m RD ⎠ ox

2009-1-16 噪声带宽 20
6、噪声带宽
考虑一个多极点电路，总输出噪声的
功率
∞ ∞ 2
V n2,out ,tot = ∫0 S ( f )df = ∫0 H ( f ) S i 0 df
V02 Bn = ∫0∞ S ( f )df = ∫0∞ H ( f ) S i 0 df

2
Bn为“噪声带宽”。
一个单极点系统的噪声带宽等于该极
点对应频率的π/2倍。

反馈
王永生
2009-1-16 提纲 2
提纲
1、概述
2、反馈结构
3、反馈对噪声的影响

2009-1-16 概述－理想反馈系统 3
1、概述
负反馈放大器
哈尔德·布莱克(Harold Black)于1921年8月发明
反馈系统前馈网络
H(s)为“开环”传输函数；Y(s)/X(s)为闭环传输函数反馈网络
反馈系统的要素
前馈放大器检测输出方式反馈网络产生反馈误差的方式
（返回机制）
2009-1-16 概述－反馈电路的特性 4
1.1 反馈电路的特性
增益灵敏度降低
Y A 1⎛ 1 ⎞
= ≈ ⎜⎜1 − ⎟⎟
X 1 + βA β ⎝ βA ⎠
βA>>1， βA称为环路增益不要与“开环增益”混淆
βA越大，Y/X对A的变化越不敏感
βA越大，闭环增益就越精确
终端阻抗发生变化

2009-1-16 概述－反馈电路的特性 5
1.1 反馈电路的特性（续）
带宽变化
假定反馈放大器的传输函数只有一个极点
A0
s A0
1+
Y (s) ω0 1 + βA0
= =
X (s) A0 s
1+ β 1+
s (1 + βA0 )ω 0
1+
ω0
可见，3dB带宽增加了βA0倍，但是以
增益的减小为代价的
非线性减小
2009-1-16 概述－放大器的种类 6
1.2 放大器的种类
电路模型：
电路实现：

2009-1-16 概述－检测和返回机制 7
1.3 检测和返回机制
信号：电压；电流
四种反馈：V-V; V-I; I-I; I-V
检测：
电压：并联反馈
电流：串联反馈
返回：信号相加
电压相加：串联
电流相加：并联

2009-1-16 反馈结构 8
2、反馈结构
2.1 电压－电压反馈

2009-1-16 反馈结构 9
2.1 电压－电压反馈（续）
对输出阻抗的影响
定性分析：
只要环路增益远大于1，输出值
与RL无关→低输出阻抗的电压源
定量分析：

2009-1-16 反馈结构 10
2.1 电压－电压反馈（续）
对输入阻抗的影响
定性分析：
前馈放大器的输入阻抗只承受输
入电压的一部分→增加了输入阻
抗
定量分析：

2009-1-16 反馈结构 11
2.2 电流－电压反馈
反馈网络的反馈系数具有电阻的
量纲
Ve = Vin − VF

2009-1-16 反馈结构 12
2.2 电流－电压反馈（续）
定性分析：
IG
输出电流是输入信号的精确复制
（G）→高输出阻抗的电流源
定量分析：
I G = −GmVF

2009-1-16 反馈结构 13
2.2 电流－电压反馈（续）
定性分析：
入电压的一部分→增加了输入阻
抗
定量分析：

2009-1-16 反馈结构 14
2.3 电压－电流反馈
反馈网络的反馈系数具有电导的
量纲
I e = I in − I F

2009-1-16 反馈结构 15
2.3 电压－电流反馈（续）
定性分析：
输出电压是输入信号的精确复制
（R）→低输出阻抗的电压源
定量分析：

2009-1-16 反馈结构 16
2.3 电压－电流反馈（续）
定性分析：
入电流的一部分→减小了输入阻
抗
定量分析：

2009-1-16 反馈结构 17
2.4 电流－电流反馈
I out AI
=
I in 1 + βAI
Rout ,close = Rout (1 + βAI )
Rin
Rin,close =
(1 + βAI )

2009-1-16 18
3、反馈对噪声的影响
反馈不能改善电路的噪声性能

运算放大器
王永生
2009-1-16 提纲 2
提纲
1、概述
2、一级运放
3、两级运放
4、增益的提高
5、共模反馈
6、输入范围限制
7、转换速率
8、电源抑制
9、运放的噪声
2009-1-16 概述 3
1、概述
“运算放大器（运放）” “OP AMP”
高增益的差动放大器
理想运放的基本特点
开环差模电压增益∞ →“虚短”
共模抑制比∞
开环输入电阻∞ →输入电流为0
开环输出电阻0
开环带宽∞
没有温飘

2009-1-16 概述 4
1.1 性能参数
增益
小信号带宽
3dB带宽；单位增益带宽；
增益带宽积（GB）
大信号带宽
输出摆幅 input
线性
噪声与失调
t
电源抑制 output
VO+ 0.1% VO
转换速率（slew rate） VO
∆V VO- 0.1% VO
d V (t ) ∆V
Sr = = ∆t
dt max ∆t max
t
稳定时间（settling time）ts
td ts
王永生
2009-1-16 一级运放 5
2、一级运放
基本电路结构
Vin M3 M4
Vout
M5
Amplifying stage Output stage M1 M2 V+ Vout
增益 M6 M7
Av ≈ g mN (rON || rOP ) IO
Vout
2

2009-1-16 一级运放 6
套筒式共源共栅运放（telescopic cascode op amp）

Av ≈ g mN [( g mN rON
2 2
) || ( g mP rOP )] But 输出摆幅↓，极点↑

2009-1-16 一级运放 7
套筒式共源共栅运放（telescopic cascode op amp）

输入输出很难短接
为保证M2和M4饱和
VMAX − VMIN = VTH 2 − (VGS 4 − VTH 4 )

2009-1-16 一级运放 8
设计实例
设计全差动套筒式运放，该运放的性能指标为：VDD=3V，差动
输出摆幅=3V，功耗=10mW，电压增益=2000。假定μnCox=60
μA/V2， μpCox=30 μA/V2 ，λn＝0.1V-1， λp＝0.2V-1（有效沟
道长度为0.5 μm时）， γ=0，VTHN＝| VTHP |=0.7V。
解：1、从功率预算出发，确定工作电流
I M 9 = 3mA I REF1, 2 = 330 µA
2、根据输出摆幅，分配过驱动电压（OD）
VOD ,tot = 1.5V VOD9 ≈ 0.5V
VOD5 = VOD7 ≈ 0.3V VOD1 = VOD3 ≈ 0.2V

3、根据I和OD，由公式
得到各管尺寸，（最小栅长）
2009-1-16 一级运放 9
设计实例（续）
4、计算增益
得到Av=1416
如何↑Av，考虑 Key：I，W/L
↑W； ↓ ID；↓λ(↑L) → ↑ Av
注意和参数之间的关联与影响！
例如↓λ ，选择(W/L)5-8=1111 μm/1 μm
则λp ≈ 0.1V-1，得到Av≈4000
5、满足最大输出摆幅，计算输入共模电
平和偏置电压Vb1,2
Vin,CM, min = VOD9 + VOD1 + VTH1
Vb1, min = VOD3 + VTH3 + VOD1 + VOD9
Vb2, max = VDD − ( VGS5 + VOD7 )

2009-1-16 一级运放 10
折叠共源共栅运放（folded cascode op amp）

“折叠”结构→↑输出摆幅

2009-1-16 一级运放 11
折叠共源共栅运放（续）
增益：
比较于套筒式结构的增益：
增益小2～3倍
由于增加了M5上的CGD5和CDB5
极点更加靠近原点

2009-1-16 一级运放 12
采用NMOS作为输入器件
折叠点（X）对应的极点更低：
由1/(gm3+gmb3)与X点总电容的乘积决定。

2009-1-16 一级运放 13
总之，对比于套筒式结构，折叠式共源共栅运放
电压输出摆幅大；
输入输出可以短接；
输入共模范围大，输入共模电平可以接近VDD（NMOS输入管）或
GND（PMOS作输入管）
较大的功耗；
较低的电压增益；
较低的极点频率；
较高的噪声；
设计时，
在套筒式结构中，以下三个电压是必须确定的
输入共模电平，
PMOS, NMOS共源共栅管的栅极偏置电压。
而在折叠式结构中，只有后两个电压的确定是严格的。
2009-1-16 14
3、两级运放
基本电路结构
高增益
需要频率补偿
增益
Av = Av1 × Av 2

2009-1-16 增益的提高 15
4、增益的提高
Gm，Rout
Av = Gm ⋅ Rout ↑Rout
共源共栅结构 →↓输出摆幅
反馈技术调节型共源共栅
提高信号通路上的输出电阻
Av ≈ g m1 ( g m 2 rO 2 rO1 )( g m3 rO 3 )
2009-1-16 增益的提高 16
高增益差动共源共栅级结构

2009-1-16 增益的提高 17
高增益差动共源共栅级结构（续）
提高负载通路上的输出电阻

2009-1-16 共模反馈 18
5、共模反馈
电路的失配使电路产生“共模误差”
右图的pmos电流源做负载的电路的共模
电平不容易确定
失配使电流出现误差，进而影响晶体管
的工作状态（脱离饱和区）
CM不能通过差动反馈达到稳定。
CM = VDD − I SS RD / 2
CMFB：
检测输出共模电平
同一个参考电压比较
将误差送回放大器偏置网络

2009-1-16 共模反馈 19
检测输出共模电平
电阻检测
Vout ,CM = ( R2Vout1 + R1Vout 2 ) /( R2 + R1 )
R1和R2必须比输出电阻大很多，
否则影响增益
源级跟随器
检测的共模电平比输出CM低VGS7,8
I1和I2以及R1和R2必须足够大，以
避免当输出出现大摆幅时，M7,8
“挨饿”（缺电流）
输出摆幅降低，比没采用源跟随
器结构大约减小一个VTH
2009-1-16 共模反馈 20
检测输出共模电平（续）
深线性区的MOS管的共模检测
总电阻
1
Rtot = Ron 7 || Ron8 =
W
µ nCox (Vout 2 + Vout1 − 2VTH )
L
必须保证M7和M8处于深线性区
M7的栅源电压必须远大于VTH，否则M7脱离深线性区（VP>0）；
Vout ,min > VTH 7,8
要超过两个过驱动电压，即限制了输出电压摆幅

2009-1-16 共模反馈 21
控制共模电平
当采用电阻检测方式时，
Vout,CM ↑→VE↑ →IM3,4 ↑ → Vout,CM ↓
如果环路增益大，则反馈网络迫使Vout,CM趋近VREF

2009-1-16 共模反馈 22
控制共模电平（续）
当采用电阻检测方式时，
对于折叠cascode放大器，CMFB也可以控制输入差动对的尾电流源
Vout,CM ↑→Iss1↑ →IM5,6 ↓ → Vout,CM ↓
Iss1

2009-1-16 共模反馈 23
当采用深线性区的MOS管的共模检测时，
令
1
Rtot = Ron 7 || Ron8 =
W
µ n Cox (Vout 2 + Vout1 − 2VTH )
L
得到
其中
缺点：
Vout,CM是器件参数的函数
Ron7|| Ron8上的压降VP限制输出摆幅反馈加到输入差动对的尾电流
欲↓ VP→↑M7和M8 →C↑ 上（folded cascode op amp）
2009-1-16 共模反馈 24
上述第二个问题可以通过把反馈加到输入差动对的尾电流上解决，但Vb？
Vb的确定：
通过一个电流镜来确定
Vb，使ID9跟踪I1和VREF。
令 (W / L)15 = (W / L) 9
(W / L)16 = (W / L) 7 + (W / L) 8
这样，当Vout,CM=VREF时，
ID9=I1。
由于VDS15≠VDS9，沟道长
度调制效益导致误差。
增加M17和M18，保证VDS15
＝VDS9
2009-1-16 输入范围限制 25
6、输入范围限制
大的共模输入范围
在单位增益缓冲器中，输
入摆幅等于输出摆幅

2009-1-16 输入范围限制 26
大的共模输入范围（续）
混合使用NMOS差动对和
PMOS差动对

2009-1-16 转换速率 27
7、转换速率
转换速率（压摆率）：输入阶跃信号幅度很大
时，实际的输出表现具有近似为常数的斜率，该
常数定义为转换速率。
d V (t ) ∆V
Sr = =
dt max ∆t max

2009-1-16 转换速率 28
处理大信号时，运放工作于非线性区
忽略被R1、R2抽取的
电流
I ss
Sr =
CL
转换速率限制大信号
的工作速度

2009-1-16 转换速率 29
处理正弦信号V0sinω0t
运放的转换速率必须超过V0ω0
= (ω 0V0 cos ω 0t ) max = ω 0V0

d V (t )
Sr =
dt max

2009-1-16 电源抑制 30
8、电源抑制
电源抑制比（PSRR）：从输入到输出的增益除以
从电源到输出的增益。
AV (Vdd = 0)
PSRR =
Add (Vin = 0)
二极管连接的MOS管具有钳位作
用，电源增益为1，因此低频时，

2009-1-16 运放的噪声 31
运放的噪声
套筒式运放的噪声
共源共栅器件产生的噪声可以忽略

2009-1-16 运放的噪声 32
折叠式运放的噪声
共源共栅器件产生的噪声可以忽略
⎛ 2 2 g 2 g ⎞ K K g 2
K g 2
= 8kT ⎜ + + ⎟+2 +2 +2
m 7 , 8 m 9 ,10 m 9 ,10 m 7 ,8
Vn2 N N P
⎜ 3 g m1, 2 3g 2
3 g m1, 2 ⎟⎠
2
(WL)1, 2 Cox f 2
(WL) 9,10 Cox f g m1, 2 2
(WL) 7,8 Cox f g m1, 2
⎝ m1, 2

2009-1-16 运放的噪声 33
折叠式运放的噪声比相应的套筒式的结构的噪声
更大
PMOS和NMOS电流源对噪声的贡献随它们的跨导
正比例增加，因此，出现了噪声和输出摆幅之间
的折中关系。
二级（多级）运放的噪声主要由第一级决定，因
为第二级以后的噪声在参照主要输入时，要除以
前级的增益。

2009-1-16 小结 34
性能比较
增益输出速功耗噪声
摆幅度
套筒式中低高低低
共源共栅
折叠式
中中高中中
共源共栅
两级运放高高低中低
高增益高中中高中
运放

2009-1-16 一级运放设计实例 35
一级运放设计实例（optional）
约束条件设计描述
电源电压小信号增益
工艺频率响应
输入共模范围（ICMR）
温度
输出摆幅
转换速率
关系方程
功耗
Av = g m1 Rout 负载电容CL
ω −3dB = 1 / Rout C L
VinCM , max = VDD − VGS 3 + VTHN
VinCM ,min = VOD5 + VGS1 = VOD5 + VOD1 + VTHN1
SR = I 5 / C L
Pdiss = VDD ⋅ I total
2009-1-16 一级运放设计实例 36
设计步骤
1.由已知的CL并根据转换速率的要
求（或功耗要求）选择ISS（I5）的
范围；
2. 计算满足频率要求的Rout范围，
否则，改变ISS；
3. 设计W3/L3（ W4/L4 ）满足上
ICMR（或输出摆幅）要求；
4. 设计W1/L1满足增益要求；
5. 设计W5/L5满足下ICMR（或输
出摆幅）要求；
6. 若达不到设计要求，重复上述过
程。

2009-1-16 一级运放设计实例 37
设计举例
设计电流镜负载的MOS差分放大器：VDD=5V，SR≥10V/µs，CL
＝5pF，功耗≤1mW，电压增益=100，1V ≤ ICMR ≤ 4.5V, f-3dB ≥
100kHz。假定μnCox=110 μA/V2， μpCox=50 μA/V2 ，λn＝0.04V-1，
λp＝0.05V-1（有效沟道长度为0.5 μm时）， γ=0，VTHN＝| VTHP |
=0.7V。
解：
1. 为满足转换速率的要求， I 5 =C L SR ⇒ I 5 ≥ 50µA
功耗的要求 I 5 ≤ 200µA
2. －3dB的要求， ω −3dB = 1 / Rout C L ⇒ Rout ≤ 318kΩ

1 2
R =
而 out (λ + λ ) I = ⇒ I 5 ≥ 70 µA 选取I5＝100μA
N N 1,3 (λ N + λ N ) I 5
3. VinCM ,max = VDD − VGS 3 + VTHN ⇒ 4.5 = 5 − VGS 3 + 0.7

2 × 50µA W3/L3＝8
⇒ VGS 3 = 1.2V = + 0.7
HIT Microelectronics 50µA / V (W3 / L3 )
2
王永生
2009-1-16 一级运放设计实例 38
4.
2 × 110µA / V 2 (W1 / L1 ) × 50µA
Av = g m1 Rout = g m1 (rO 2 || rO 4 ) =
(0.04 + 0.05) × 50µA
W1/L1＝18.4
5. 2 × 50µA
VinCM ,min = VOD5 + VGS1 = VOD5 + VOD1 + VTHN1 ⇒ 1 = VOD5 + + 0.7
110µA / V × 18.4
2
1 W5 2
又根据 I 5 = 2 µ n Cox L VOD5
5
W5/L5＝300
6.若不满足要求，重复以上步骤；例如调整M5和M1,2上的OD，以减
小M5尺寸

稳定性和频率补偿
王永生
2009-1-16 提纲 2
提纲
1、概述
2、多极点系统
3、相位裕度
4、频率补偿
5、两级运放的补偿

2009-1-16 概述 3
1、概述
反馈系统存在潜在不稳定性
βH ( s = jω1 ) = −1
振荡条件（巴克豪森判据）
1、在ω1下，围绕环路的相移能大到使反馈变为正反馈
2、环路增益足以使信号建立

2009-1-16 概述 4
增益交点
相位交点
在一般反馈电路的处理中，β小于或等于1，且与频率无关；当β<1，幅
值曲线会下移，增益交叉点会向原点方向移动，系统更易稳定。因此，
常分析
HIT βH=H的相位图和幅值图。
Microelectronics 王永生
2009-1-16 概述 5
波特（Bode）图
1、在每个零点频率处，幅值曲线
的斜率按20dB/dec变化；在每个极
点频率处，其斜率按－20dB/dec变
化。
2、对一个在左半平面的极点（零
点）频率ωm ，相位约在0.1 ωm处
开始下降（上升），在ωm处经历
－45°（＋45的变化，在大约10
ωm处达到－90 °（＋90 °）的
变化。右半平面的情况，反之。
右半平面的零点对反馈系统的稳定性更加有害，因为它提高增
益，但延迟相位。
2009-1-16 概述 6
极点位置与稳定性的关系
每个极点频率表示为sp=jω+σp，冲击响应如图

2009-1-16 概述 7
单极点系统
单极点系统是稳定的。

2009-1-16 多极点系统 8
2、多极点系统
两极点系统
两极点系统是稳定的，但裕度不大。
2009-1-16 多极点系统 9
三极点系统
↓β
三极点系统可能是不稳定的。
附加的极点（和零点）对相位的影响比对幅值的影响更大。
2009-1-16 相位裕度 10
3、相位裕度
稳定的边缘情况
例如，在GX处，相位=-175°
Y H ( jω 1 )
( jω 1 ) =
X 1 + β H ( jω 1 )
Y 11 .5
得到 ( jω 1 ) ≈
X β
相位裕度（PM）：定义为
PM=180°+∠βH(ω= ω1)
其中， ω1为增益交点频率
2009-1-16 相位裕度 11
相位裕度对反馈系统稳定性的影响
Y 1 .3
当PM=45°时， ( jω 1 ) ≈
X β
Y 1
当PM=60°时， ( jω 1 ) ≈
X β
Y 0 .7
当PM=90°时， ( jω 1 ) ≈
X β

2009-1-16 频率补偿 12
4、频率补偿
增大PM的方法
减少极点数减小带宽
2009-1-16 频率补偿 13
单级运放的频率补偿
以右图的电流镜作负载的
差动共源共栅运放为例，
估计极点：
Out，A，N，X（Y）

2009-1-16 频率补偿 14
单级运放的频率补偿（续）
Bode图，β＝1

2009-1-16 频率补偿 15
方法：
增加负载电容，即调整主极点
避免镜像极点
第一非主极点，必须离原点尽量远（大于等于GB）

2009-1-16 频率补偿 16
↑ Rout→AV↑，因此
虽然ωp，out=(RoutCL)-1,但增大Rout并不能对运放进行补偿

2009-1-16 频率补偿 17
全差动套筒式运放：
没有镜像极点
包含一个主极点（输出极点）和一
个非主极点（X或Y）
PMOS的共源共栅中的极点（N或K）
可以和输出极点合并
稳定

2009-1-16 两级运放的补偿 18
5、两级运放的补偿
极点分析
增加一级放大器，至少增加一个极点
X(Y)，E（F），A（B）
两个主极点： E（F），A（B），均
靠近原点
不稳定，需要补偿

2009-1-16 两级运放的补偿 19
密勒补偿
增加密勒电容
以一个中等电容建立一个低频极点
形成“极点分裂”效应
当CL> CC>>CE (gmII=gm9)

−1
ω p1 ≈ − (miller pole)
Rout1 ( g mII RL )CC
g mII
ω p2 ≈ − (output pole)
CL
g mI
可以计算得到 GB = Av (0) | ω p1 |=
CC

2009-1-16 两级运放的补偿 20
密勒补偿（续）
密勒补偿中，零点的影响不可忽略
右平面的零点减缓增益的下降（增益
交点外推），延迟相位（相位交点向
原点移动）
g
ω z = mII
CC
CC的选取：PM=60°时，
ωp2>2.2GB （并假设ωz>10GB）
CC > 0.22 CL

2009-1-16 两级运放的补偿 21
密勒补偿（续）
消除密勒补偿中零点的方法
增加与补偿电容串联的电阻
将零点移到左平面，并抵消第一非主极点
1
≈
− g m9 C L + CC
Rz ≈
( g m−19 − R z )CC CC g m 9 CC
切断补偿电容的前馈通路
CC AV=1,Rout=1/gm2
1 g
ω p1 ≈ − ω p 2 ≈ − mII
g mII RS RL CC CL
g m2
ωz ≈ −
Cc Av=-g王永生
mIIR2
2009-1-16 两级运放的补偿 22
带补偿的两级运放的转换
正转换速率(青色)，当I1≥ISS
I ss
Sr =
CC
当I1<ISS
I D5
Sr =
CC
负转换速率（紫色），当I1 ≥ ISS
I ss
Sr =
CC
当I1<ISS
I D3
Sr =
CC

2009-1-16 23
小结
反馈系统存在潜在不稳定性
β H ( s = jω1 ) = −1
单极点系统是稳定的
双极点系统是稳定的，但相位裕度不大
三极点（以上）系统是不稳定的，需要相位补偿
相位裕度PM＝60deg，可以兼顾稳定性和瞬态反应速度
补偿方法：
减少极点数
减小带宽
密勒补偿：需要考虑RHP
g g mII
GB = Av (0) | ω p1 |=
g mI
CC ω p2 ≈ − mII ωz =
HIT Microelectronics CL CC 王永生
2009-1-16 二级运放设计实例 24
二级运放设计实例（optional）
约束条件设计描述
电源电压小信号增益
工艺频率响应，增
益带宽积GB
温度相位裕度PM
输入共模范围
（ICMR）
输出摆幅
转换速率
功耗
负载电容CL

2009-1-16 二级运放设计实例 25
关系方程
2 g m1
| Av ,1st |= g m1 Rout1 =
I 5 ( λ2 + λ4 )
g m6
| Av , 2 nd |= g m 6 Rout 2 =
I 6 (λ6 + λ7 )
GB = g m1 / Cc ω p 2 = − g m 6 / C L
ω z1 = g m 6 / C c
60deg PM要求ωp2>2.2GB ，ωelse>10GB
2I D W W
VinCM , max = VDD − VGS 3 + VTHN VOD = ,β = K = µCOX
β L L
VinCM ,min = VSS + VOD 5 + VGS1 = VSS + VOD 5 + VOD1 + VTHN 1

SR = I 5 / C c
Pdiss = (VDD − VSS ) ⋅ I total
2009-1-16 二级运放设计实例 26
设计步骤
0. 确定正确的电路偏置，保证
所有晶体管处于饱和区。
为保证良好的电流镜，并确
保M4处于饱和区
（Sx=Wx/Lx）
I6=I7

2009-1-16 二级运放设计实例 27
设计步骤（续）
1.根据需要的PM＝60deg求Cc
（假定ωz>10GB）C C > 0.22 CL
2.由已知的Cc并根据转换速率
的要求（或功耗要求）选择ISS
（I5）的范围；
3. 设计W3/L3（ W4/L4 ）满足上
ICMR（或输出摆幅）要求；
4. 验证M3处镜像极点是否大于 g m3 g
= m3 > 10GB C gs 3 = 0.67W3 L3Cox
10GB C gs 3 + C gs 4 2C gs 3
5.设计W1/L1（ W2/L2 ）满足
GB的要求 GB = g m1 / Cc
6. 设计W5/L5满足下ICMR（或
输出摆幅）要求；

2009-1-16 二级运放设计实例 28
设计步骤（续）
7. 根据ωp2>2.2GB 计算得到gm6；
并且根据偏置条件VSG4=VSG6计
算得到M6的尺寸
8.根据尺寸和gm6计算I6，并验证
Vout,max是否满足要求
9. 计算M7的尺寸。并验证Vout,min
是否满足要求；
10.验证增益和功耗
11.若增益不满要求，降低I5和I6
或提高M2、M6尺寸等措施，但
重复以上步骤进行验证。
HIT 12.SPICE仿真验证
Microelectronics 王永生

CMOS模拟集成电路设计 (拉扎维课件)

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

CMOS模拟集成电路设计 (拉扎维课件)

Uploaded by

Copyright:

Available Formats

CMOS模拟集成电路设计

HIT Microelectronics 王永生

HIT Microelectronics 王永生

chapter3单级放大器 chapter4差动放大器 chapter5电流源

Devices chapter2 MOS器件物理

HIT Microelectronics chapter1绪论 王永生

 栅（G: gate）、源（S: source）、漏（D: drain）、衬底（B: bulk）

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

*Output Characteristics for NMOS

HIT Microelectronics 王永生

.MODEL MOSP PMOS VTO=-0.7 KP=50U

.MODEL MOSP PMOS VTO=-0.7 KP=50U

.MODEL MOSP PMOS VTO=-0.7 KP=50U

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

Rout = {[1 + ( g m + g mb )rO ]Rs + rO } || RD

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

{[1+ (gm + gmb)rO ]Rs + rO} R D + rO

共源共栅级 gm1 ⋅[(gm2 + gmb2)rO2rO1] (gm2 + gmb2 )rO2rO1

HIT Microelectronics 王永生

HIT Microelectronics 王永生

 Vin,CM进一步增加， Vin,CM>Vout1+VTH， M1和

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

HIT Microelectronics 王永生

令Vin2 =0, 求Vin1对Y结点的影响：

HIT Microelectronics chapter1绪论王永生

栅（G: gate）、源（S: source）、漏（D: drain）、衬底（B: bulk）

Vin,CM进一步增加， Vin,CM>Vout1+VTH， M1和

大输出好 gmrO2 1/gm 2VOD VTH+VOD

βA>>1， βA称为环路增益不要与“开环增益”混淆