TRƯỜNG ĐẠI HỌC GIAO THÔNG VẬN TẢI TP.

HCM
Khoa Công Nghệ Thông Tin

BÁO CÁO KIẾN TRÚC MÁY TÍNH

Đề tài:
Tổ chức Chip Nhớ
Thiết kế module bán dẫn

Sinh viên thực hiện: Phạm Hoài Kiệt (2251150058)

Vũ Văn Kiệt (2251150059)
Trịnh Văn Thưởng (2251150081)
Nhóm: 3
Lớp: KM22B
Giảng Viên: VÕ TẤN SANG

1
 Lời Cảm Ơn

Nhóm xin gửi lời cảm ơn chân thành đến quý thầy cô Trường Đại học Giao Thông Vận Tải
Thành Phố Hồ Chí Minh đã truyền đạt cho nhóm những kiến thức và bài học quý báu trong học
kỳ vừa qua.

Nhóm xin trân trọng gửi lời cảm ơn đến thầy Võ Tấn Sang giảng viên Trường Đại học Giao
Thông Vận Tải Thành Phố Hồ Chí Minh đã tận tình hướng dẫn và giúp đỡ nhóm trong suốt quá
trình học tập vừa qua, giúp nhóm có thêm nhiều kiến thức bổ ích, và hiểu rõ hơn vấn đề mình
nghiên cứu. Và trong thời gian này, thầy đã giành nhiều thời gian quý báu và tâm huyết để hướng
dẫn nhóm hoàn thành xuất sắc học phần này. Dưới đây là kết quả của quá trình tìm hiểu và
nghiên cứu mà nhóm đã đạt được trong học kỳ vừa qua. Tuy có nhiều cố gắng học hỏi trau dồi để
nâng cao kiến thức nhưng không thể tránh khỏi những sai sót. Nhóm rất mong được những sự
góp ý quý báu của các thầy cũng như tất cả các bạn để nhóm được hoàn thiện hơn.

Nhóm xin chân thành cảm ơn!

2
 Mục Lục

1) Tổ chức Chip Nhớ:..................................................................4

a) Khái niệm cơ bản:.............................................................................................4
b) Các tín hiệu của Chip Nhớ:...............................................................................4
2) Thiết kế Module bán dẫn:........................................................6
a) Thiết kế tăng độ dài từ nhớ:..............................................................................6
b) Thiết kế tăng số lượng từ nhớ:..........................................................................7
c) Tăng cả độ dài và số lượng từ nhớ:..................................................................8
d) Bộ giải mã 2 4:..............................................................................................9

3
 BÁO CÁO MÔN KIẾN TRÚC MÁY TÍNH

Nội dung thuyết trình

1) Tổ chức Chip Nhớ:
a) Khái niệm cơ bản:

- Ô nhớ là phần tử nhớ được 1bit thông tin.

- Các tín hiệu:
+ Tín hiệu chọn được gửi đến để chọn ô nhớ.
+ Tín hiệu điều khiển chỉ thị việc ghi hay đọc.
+ Tín hiệu thứ ba là đường dữ liệu.

Hình 1.1. Hoạt động đọc ghi

b) Các tín hiệu của Chip Nhớ:

Hình 1.2. Chip Nhớ 2n x m bit

4
- Tổ chức của Chip Nhớ: Chip Nhớ 2n x m bit.
+ Có n chân địa chỉ: vận chuyển vào Chip nhớ được n bit địa chỉ
đồng thời trong chip nhớ có 2n từ nhớ.
+ Có m chân dữ liệu: cho phép vận chuyển đồng thời được m bit
dữ liệu từ đó độ dài từ nhớ là m bit.
 Dung lượng của Chip nhớ là: 2n x m bit.
- Các chân tín hiệu điều khiển:
+ CS( Chip Select): tín hiệu điều khiển chọn Chip nhớ làm việc.
+ OE( Output Enable): tín hiệu điều khiển đọc dữ liệu của 1 từ nhớ
đã được xác định.
+WE( Write Enable): tín hiệu điều khiển ghi dữ liệu của 1 từ nhớ
đã được xác định.
- Các tín hiệu điều khiển tích cực với mức bằng 0.
- Hoạt động đọc:
+ Các bit địa chỉ được đưa đến các chân địa chỉ.
+ Tín hiệu điều khiển chọn chip nhớ làm việc được đưa đến CS
( tín hiệu chọn Chip).
+ Tín hiệu điều khiển đọc được đứa đến OE.
+ Dữ liệu từ ngăn nhớ tương ứng với địa chỉ đã có sẽ được đưa ra
các chân dữ liệu.
- Hoạt động ghi:
+ Các bit địa chỉ được đưa đến đến các chân địa chỉ.
+ Dữ liệu cần ghi được đưa đến các chân dữ liệu.
+ Tín hiệu điều khiện chọn chip được đưa đến CS.
+ Tín hiệu điều khiển ghi được đưa đến WE.
+ Dữ liệu từ các chân dữ liệu sẽ được ghi vào ngăn nhớ tương ứng.

5
 Hình 1.3. Chip Nhớ (nhìn bên ngoài)

2) Thiết kế Module bán dẫn:

- Dung lượng Chip Nhớ là 2n x m bit.

- Cần thiết kế để tăng dung lượng:
+ Tăng độ dài từ nhớ( tăng m).
+ Tăng số lượng từ nhớ( tăng n).
+ Kết hợp cả hai loại( tăng cả m và n).

a) Thiết kế tăng độ dài từ nhớ:

Bài toán tăng độ dài tổng quát:

+ Cho Chip nhớ 2n x m bit.
+ Cần thiết kế Module 2n x (k.m)bit.
 Cần ghép k chip nhớ.
Ví dụ 1:
Cho Chip nhớ SRAM: 8K x 4bit
Hãy thiết kế module nhớ: 8K x 8bit
Giải:
+ Dung lượng chip nhớ là 213 x 4 bit
+ Chip nhớ có:
13 đường địa chỉ( A0÷ A12), 4 đường dữ liệu(D0÷ D3)
+ Module nhớ cần có:
13 đường địa chỉ( A0÷ A12), 8 đường dữ liệu(D0÷ D7)

6
 Hình 2.1. Sơ đồ ví dụ 1

b) Thiết kế tăng số lượng từ nhớ:

Bài toán tăng số lượng tổng quát:

+ Cho chip nhớ 2n x m bit.
+ Cần ghép nối module nhớ: 2k+n x m bit.
 Cần ghép nối 2k chip phải dùng bộ giải mã k: 2k (k  2k)

Ví dụ 2:
Cho Chip nhớ SRAM: 4K x 4bit
Hãy thiết kế module nhớ: 8K x 4bit
Giải:
+ Dung lượng chip nhớ là 212 x 4 bit
+ Chip nhớ có:
12 đường địa chỉ( A0÷ A11), 4 đường dữ liệu(D0÷ D3)
+ Module nhớ cần có:
13 đường địa chỉ( A0÷ A12), 4 đường dữ liệu(D0÷ D3)

Hình 2.2. Sơ đồ ví dụ 2

7
c) Tăng cả độ dài và số lượng từ nhớ:

Bài toán tăng độ dài và số lượng tổng quát:

+ Cho chip nhớ 2n x m bit.
+ Cần ghép nối module nhớ: 2p+n x (q.m) bit.
 Cần ghép nối q.2p chip thành 2p bộ, mỗi bộ q chip và phải dùng
bộ giải mã p: 2p (p  2p)

Ví dụ 3:
Cho Chip nhớ SRAM: 8K x 4bit
Hãy thiết kế module nhớ: 16K x 8bit

Giải:
+ Dung lượng chip nhớ là 213 x 4 bit
+ Chip nhớ có:
13 đường địa chỉ( A0÷ A12), 4 đường dữ liệu(D0÷ D3)
+ Module nhớ cần có:
14 đường địa chỉ( A0÷ A13), 8 đường dữ liệu(D0÷ D7)

8
 Hình 2.3. Sơ đồ ví dụ 3

d) Bộ giải mã 2 4:

Cho mạch giải mã 2 sang 4 có hai đầu vào A1 & A0 và bốn đầu ra Y3, Y2, Y1 &
Y0. Sơ đồ khối của mạch giải mã 2 sang 4 được thể hiện trong hình sau:

Hình 2.4. Mạch giải mã 2 sang 4

Một trong bốn đầu ra này sẽ là ‘1’ cho mỗi tổ hợp đầu vào khi bật, E là ‘1’.
Bảng chân trị của mạch giải mã 2 sang 4 như bên dưới:

Từ bảng chân trị, chúng ta có thể viết các hàm Boolean cho mỗi đầu ra như sau:

Y3 = E.A1.A0
9
Y2 = E.A1.A0 ′
Y1 = E.A1′.A0
Y0 = E.A1′.A0 ′

Mỗi đầu ra có một số hạng tích (product term). Vì vậy, có tổng cộng bốn số hạng
tích. Chúng ta có thể triển khai bốn số hạng tích này bằng cách sử dụng bốn cổng
AND có ba đầu vào mỗi đầu vào & hai inverter. Do đó, các đầu ra của mạch giải
mã 2 sang 4 là số hạng tối thiểu của hai biến đầu vào A1 & A0, khi kích hoạt, E
bằng một. Nếu kích hoạt, E bằng 0, thì tất cả các đầu ra của mạch giải mã sẽ bằng
không. Tương tự, mạch giải mã 3 sang 8 tạo ra tám số hạng tối thiểu của ba biến
đầu vào A2, A1 & A0 và mạch giải mã 4 sang 16 tạo ra mười sáu số hạng tối thiểu
của bốn biến đầu vào A3, A2, A1 & A0.

***Nguồn:
[1] Kiến trúc và tổ chức máy tính - Chương 4: Bộ nhớ máy tính - Tài liệu,

ebook, giáo trình, hướng dẫn. (n.d.). https://timtailieu.vn/tai-lieu/kien-truc-va-to-

chuc-may-tinh-chuong-4-bo-nho-may-tinh-56383/

[2] Mò, T. T. (2015, January 6). Ktmt chuong 5.

https://www.slideshare.net/ductungsky/ktmt-chuong-5

[3] Studocu. (n.d.). 1611722204-baocaothuctap - ĐẠI HỌC CÔNG NGHỆ

THÔNG TIN VÀ TRUYỀN THÔNG VIỆT HÀN KHOA KHOA HỌC MÁY -

Studocu. https://www.studocu.com/vn/document/truong-dai-hoc-cong-nghe-

thong-tin-va-truyen-thong-viet-han/do-an-co-so/1611722204-baocaothuctap/

25458376

10