Ho

ngb 第一章

Int i
ern n Su
Q1‐1
需求是从客户那里收集的对系统的非形式描述，客户不是嵌入式系统设计人

Xi' al T n
员，因此其描述通常不使用专业术语表达的。而规格说明要精确地反应客户的需

an
求并且作为设计时必须明确遵循的要求，用系统设计者的专业术语描述。

e
Jia achi
oto ng
Q1‐2
规格说明不讲系统如何做，而只是将系统做什么。体系结构描述了如何实现

Ho 那些功能。
ng Use
ngb Un O
Int in iver nl
ern Sun s ity
Xi' al T
an e
Jia achi
oto ng
ong n g U se O
bin U niv
e r n l y
rna S un s ity
l Te
Jia achi
oto ng
ng Use
Un
iver Only
sity
 Ho
ngb 第二章

Int i
ern n Su
Q2‐1
低序：字的最低位存放最低位字节

Xi' al T n
高序：字的最低位存放最高位字节

an
Q2‐2

e
Jia achi
冯.诺伊曼结构：数据和指令都存储在同一存储器中。
哈弗结构：数据和指令分别存储在各自独立的存储器中

Q2‐3
oto ng
Ho ng Use
a. 16 个通用寄存器，R0‐R15
b. CPSR 是当前程序状态寄存器

ngb Un
c. Z 表示当前指令执行完后，结果是否每一位都为 0，为 0 则置 1，否则置 0

iver nl O
PC 保存在 R15

Int
d.

ern in Sun s
Q2‐4

ity
a. 1000

Xi' al T
b. 1010 题目改成‐231 + 1 ‐1

an
c. 0010

Q2‐5
a. e
Jia achi b.

oto ng
ADR r3 , a ; ADR r7, c ;

n U
LDR r0, [r3] ; LDR r0, [r7] ;

ong g se O
ADR r3, b ; ADR r7, d ;

U
LDR r1, [r3] ; LDR r1, [r7] ;

bin niv
ADD r2, r0, r1 ; SUB r2, r0, r1 ;

n
ADR r3, x ;

l
ADR r7, e ;

e r y
STR r2, [r3] ; LDR r0, [r7] ;

rna S un s ity
ADR r7, f ;
LDR r1, [r7] ;

l Te
SUB r3, r0, r1 ;
ADD r4, r2, r3 ;

Jia achi
ADR r7, y ;
STR r4, [r7] ;

oto ng
ng Use
Un
iver Only
sity
 Ho
c.
ngb
Int i
ADR r7, b ;

ern n Su
LDR r0, [r7] ;
ADR r7, c ;

Xi' al T n
LDR r1, [r7] ;
ADD r2, r0, r1 ;

an e
ADR r7, a ;

Jia achi
LDR r0, [r7] ;
MUL r3, r0, r2 ;

oto ng
ADR r7, d ;
LDR r0, [r7] ;

Ho ng Use
ADR r7, e ;
LDR r1, [r7]

ngb Un O
MUL r2, r0, r1 ;

Int iver nl
SUB r4, r3, r2 ;

in
ADR r7, z ;

ern Sun s
STR r4, [r7] ;

Xi' al T ity
an
Q2‐6

e
a. 等于零

Jia achi
b. 不等于零
c. 负数

oto ng
d. 溢出

n
e. 有符号大于或等于

g U
f. 有符号小于

ong U se O
niv
Q2‐7

bin e
MOV r0, #0x2100
n l y
S r s
LDR r1,[r0]

rna un ity
STR r1,[r0]

l Te
Jia achi
oto ng
ng Use
Un
iver Only
sity
Q2‐9
 Ho
ngb ADR r7, x ;

Int i
ern n Su
LDR r0, [r7] ;
ADR r7, y ;
LDR r1, [r7] ;

Xi' al T n
SUB r2, r0, r1 ;
LDR r3, #3 ;

an e
CMP r2, r3 ;

Jia achi
BGE fblock ;

oto ng
ADR r7, b ;
LDR r2, [r7] ;

Ho ng Use
ADR r7, c ;

ngb Un
LDR r3, [r7] ;

O
SUB r4, r2, r3 ;

Int i iver nl
ADR r7, a ;

n
STR r4, [r7] ;

ern Sun s
LDR r0, #0 ;

Xi' ity
ADR r7, x ;

al T
STR r0, [r7] ;

an
B after ;

e
Jia achi
fblock LDR r1, #0 ;

oto
ADR r7, y ;

ng
STR r1, [r7] ;

n U
ADR r7, e ;

ong g se O
LDR r2, [r7] ;

U
ADR r7, f ;

bin niv
LDR r3, [r7] ;

e n l
ADD r4, r2, r3 ;

S r s y
ADR r7, g ;

rna un ity
LDR r2, [r7] ;
ADD r3, r4, r2 ;

l Te
ADR r2, d ;
STR r3, [r2] ;

Jia achi after …

oto ng
ng Use
Un
iver Only
sity
Q2‐10
 Ho
a.
ngb
Int i
ern n Su
MOV r0, #0 ;
MOV r7, #0 ;
MOV r1, #20 ;

Xi' al T n
ADR r2, a ;
ADR r3, b ;

an e
ADR r4, z ;

Jia achi
Loop LDR r5, [r2, r7] ;

oto ng
LDR r6, [r3, r7] ;
MUL r5, r5, r6 ;

Ho ng Use
STR r5, [r4, r7] ;

ngb Un
ADD r7, r7, #4 ;

O
ADD r0, r0, #1 ;

Int i iver nl
CMP r0, r1 ;

n
BLT Loop ;

ern
b.
Sun s ity
Xi' al T MOV r0, #0 ;

an
MOV r1, #0 ;

e
Jia achi
MOV r2, #10 ;
ADR r3, a ;

oto ng
ADR r4, b ;
ADR r5, z ;

n U
MOV r6, #0 ;

ong g se O
MOV r9, #0 ;

bin U niv n
Loop LDR r7, [r4, r6] ;

e l y
LDR r8, [r3, r9] ;

S r s
MUL r7, r7, r8 ;

rna un ity
STR r7, [r5, r6] ;

l Te
ADD r9, r9, #4 ;
ADD r1, r1, #1 ;

Jia achi
CMP r1, r2 ;
BLT Loop ;

oto ng
MOV r1, #0 ;

ng Use
ADD r6, r6, #4 ;
ADD r0, r0, #1 ;

Un
CMP r0, r2 ;

iver Only
BLT Loop ;

sity
Q2‐11
 Ho
ngb
BL 指令引导处理器转移到子程序处开始执行，在子程序跳转之前，会把下一

Int i
条指令的地址存储到 R14（LR）中，然后将目标地址存储到 R15 中。

ern n Su
Q2‐12

Xi' al T n
MOV r15, r14

an e
Jia achi
Q2‐13
由于教材中对栈的解释并不清楚，此题与后续章节结合讲解答案。

oto ng
Ho ng Use
ngb Un O
Int in iver nl
ern Sun s ity
Xi' al T
an e
Jia achi
oto ng
ong n g U se O
bin U niv
e r n l y
rna S un s ity
l Te
Jia achi
oto ng
ng Use
Un
iver Only
sity