Al

l
egr
oPackageDesi
gnerPl
us
高效设计复杂封装，确保一次成功

市场需要产品提供更多功能，在此推动下，厂商纷纷选择先进封装来适应复杂的设计。为了有效地设计这些复
杂的封装，需要一个成熟的实现工具来处理电气和物理方面的约束。Cadence® I
C封装设计技术能够高效、灵
活且可靠地实现密集的先进封装设计，深受全球众多客户的信赖。集成的信号和电源完整性分析确保了在整个
设计周期内可以一并解决电气和物理挑战。使用Cadence集成电路封装设计技术，设计师可以满足日益紧张的
工期要求，确保设计一次成功。

CadenceI
C封装设计技术
集成电路（I
C）封装是“硅片-
封装-
电路板”设计流程中
的一个关键环节。CadenceAl
legr
o®平台为PCB和复杂封
装的设计和实现提供了完整、可扩展的技术。借助
Cadence的I
C封装设计技术，设计师能够优化复杂的单裸
片和多裸片引线键合以及倒装芯片设计，降低成本并提高
性能，同时满足较短的项目工期要求。

这种约束驱动的行业标准技术实现了从单芯片到复杂系
这种约束驱动的行业标准技术实现了从单芯片到复杂系统
的系统规划、基于先进封测厂（OSAT）和晶圆代工厂（
Foundr
y）的封装设计。

Cadence I
C封装设计技术可用于实现高效的引线键合设
图1
：约束驱动的交互式引线键合包括跨多个引线层的推挤式设计。
3
D引线轮廓查看器/编辑器能够创建和支持多个引线轮廓。
计技术、约束感知基板互连设计以及详细的互连提取、建 参考轮廓库有助于实现可制造的设计和精确仿真。
模和信号完整性/
供电分析。

Cadence I
C封装布局技术有几种不同的产品和许可等级 Or
bit
IO™ I
nter
connectDes
igner
（有许可）
包括： Si
li
conLayoutOpt
ion（有许可）

RFLayoutOpt
ion（有许可）

Al
legr
oPackageDes
ignerPl
us（有许可） Symphony™ Team Des
ignOpt
ion（有许可）

SI
PLayoutOpt
ion（有许可） Sys
tem Connect
ivi
tyManager（有许可）

www.
u-c
.com.
cn 1