数字电路基础

主讲 祁才君

电工电子基础教学中心
 数字信号与模拟信号

•典型模拟信号

模拟信号：时间方向和幅度方向均连续

模拟信号细腻、抗干扰能力弱
•典型数字信号

数字信号：时间方向离散，幅度方向二值
数字信号抗干扰能力强、对时钟敏感度高
数字电路中的信号

•常用（十进制）数如何转换成数字电路中的数

•常用各种符号如何转换成数字电路中的信号

•模拟（连续）信号如何转换成数字信号
数制及转换

 常见数制

•十进制数

•二进制数

•八进制数和十六进制数

八进制、十六进制的提出是为了书写方便
 十进制数分析

•由 0 ， 1 ， 2 ， 3 ， 4 ， 5 ， 6 ， 7 ， 8 ， 9 十个数码加
小数点组成
•基数： 10
•进位规则：逢十进 1
n 1
•按权展开表达式（通式）： ( N ) r   i , r  10
K 
i  m
( r ) i

n 是该数整数部分的位数， m 是小数部分的位数

2 1 0 1
例： (123.4 )10  (123. 4 ) D  1  10  2  10  3  10  4  10
 二进制数分析

•由 0 ， 1 二个数码加小数点组成

•基数： 2
•进位规则：逢二进 1
n 1
•按权展开表达式（通式）： ( N ) r  
i  m
K i  ( r )i , r  2

n 是该数整数部分的位数， m 是小数部分的位数

例： (101.1) 2  (101.2) B  1  22  0  21  1  20  1  2 1
 八进制数分析

•由 0 ， 1 ， 2 ， 3 ， 4 ， 5 ， 6 ， 7 八个数码加小数点组
成
•基数： 8
•进位规则：逢八进 1
n 1
•按权展开表达式（通式）： ( N ) r  
i  m
K i  ( r )i , r  8

n 是该数整数部分的位数， m 是小数部分的位数

例：(123.4)8  (123.4)O  1  82  2  81  3  80  4  81

 十六进制数分析

•由 0~7 ， A~F 十六个数码加小数点组成

•基数： 16
•进位规则：逢十六进 1
n 1
•按权展开表达式（通式）： ( N ) r  
i  m
K i  (r )i , r  16

n 是该数整数部分的位数， m 是小数部分的位数

例：(1A3.F )16  (1A.F ) H  1  162  10  161  3  160  15  161

数制转换
•转换依据：两种数制的按权展开之和相等

（ 1 ）二、八、十六进制数转换成十进制数

•方法：按权展开并求和

•例：
(101.1)2  1  2 2  0  21  1  20  1  2 1  5.5  (5.5)10

(123.4)8  1  82  2  81  3  80  4  81  83.5  (83.5)10

( AC.5)16  10  161  12  160  5  161  172.3125  (172.3125)10

（ 2 ）十进制数转换成二进制数
•十进制整数部分的转换
( N )10  K n 1  2 n 1  K n 2  2 n 2    K 2  2 2  K1  21  K 0  2 0
 2{K n 1  2 n  2  K N  2  2 n 3    K 2  21  K 1  2 0 }  K 0
 2{2[ K n 1  2 n 3    K 2  2 0 ]  K1 }  K 0

 2{2[ 2(0)  K n 1 ]  K1 }  K 0

结论：除 2 取余，注意顺序！！

转换结果( K n 1 K n 2  K 2 K1 K 0 ) 2

例： （5）
10 =(101) 2
•十进制小数部分的转换

待转换的十进制小数乘 2 取整，直至小数部分等于
零
若小数部分达不到零时，根据转换的精度来取位数，
数字化有可能带来误差！！

结果顺序：第一次的整数为转换后进制数的最高
位（ MSB ）最后一次的整数为最低位（ LSB ）
(0.K 1 K  2 K 3  K  m ) r

例： (0.125)10  2 0.25  2 0.5  2 1.0

 0  0  1
（ 3 ）十进制数转换成八进制或十六进制数

•与十进制数转换成二进制数类似

•整数部分除 8/16 取余

•小数部分乘 8/16 取整
（ 3 ）二进制、八进制、十六进制之间的相互转换

•八进制数的 8 个数码和三位二进制数一一对应

八进制和二进制之间转换时只需 1 位替代 3 位

•十六进制数的 16 个数码和四位二进制数一一对应
十六进制和二进制之间转换时只需 1 位替代 4
位
•八进制和十六进制之间转换可以二进制作中介

( 2 A.C )16  (00101010.1100) 2  (52.6)8

数制总结

•一个数可用十、二、八和十六不同进制形式描述

•二、八和十六进制数转成十进制——按权展开

•十进制转成二、八和十六进制数——整数除 X 取余，

小数乘 X 取整
•八、十六进制数和二进制之间转换—— 1 位替换 3/4
位
•八和十六进制数之间转换——二进制作桥
编码
二—十进制编码（ BCD 码）
•0~9 十个数码需要 4 位二进制数编码
•常用的二—十进制代码（ BCD 码）

例：
 正负数编码方法
• 机器数——带符号位的数在计算机中的表示

• 数的最高位作为区分正负的符号位
 最高位与数字系统字长相关， 8 位机最高位是
b符号位为“
7 0” 表示正数
 符号位为“ 1” 表示负数
 带符号位的数称为机器数，原正负数又称真值

例：

• 符号位和数值位组合一起有三种编码 ( 只考虑定点
数)
 原码 反码 补码
原码 (True form)

•［Ｘ］原 = 符号位 + 原二进制数值位

例：
x1=+1001010 ，［ x1] 原 =01001010
x2=-1001010 ，［ x2 ］原 =11001010

•原码表示简单、直观 ，适合乘法和除法运算

•减法运算的符号位较难求出
反码 (One's Complement)

•大于零的正数，反码为符号位加上原数值部分

•小于零的负数，反码为符号位加上原数值按位求反

例：

x1=+1001010 ，［ x1 ］反 =01001010
x2=-1001010 ，［ x2 ］反 =10110101
补码 (Two's complement)

•大于零的正数，补码为符号位加上原数值位部分
•小于零的负数 , 符号位加上
方法 1 ：反码的最低位加 1

方法 2 ：数值位遇到 1 之前 ( 包括该 1) 原数码不变，

其后数码按位求反

例：
x1=+1001010 ［ x1 ］ 补 =01001010

x2=-1001010 ［ x2 ］补 =10110110
补码的性质

•[ 补码］ + ［补码］ = ［补码］，［［补码］］补 = 原码

•[[ 补码］］补 = 原码

•采用补码表示后，可用加法器做减法

例：计算 1001-1100
［ +1001 ］补 + ［ -1100 ］补
=01001+10100 （做加法）
=[11101] 补
[[11101] 补 ] 补 =[10011] 原 =(-3)10
循环码（格莱码）
•相邻 GRAY 码之间只有一位数值位不同

例，相邻数 3 和 4 用普通二进制表示分别是 (011)2

和 (100)2 三位全部变化

•可利用映射法求 GRAY 码（ 1 、 2 、 3 位 GRAY 码的

推算
奇偶校验码

•无符号数的最高位作奇偶校验位

b6 b5 b4 b3 b2 b1 b0

奇或偶校
验
•奇校验将该字长数据中 1 的个数凑成奇数
•偶校验将该字长数据中 1 的个数凑成偶数

•奇偶校验是检验数据传输正确性的最简单方法
ISO 编码 (International Standardization
Organization)
•十进制数的十个数码，二十六个英文字母，以及
+ 、 - 、 × 、 ÷ 、……等二十个符号共 56 种特定
对象

ASCⅡ 码 (American Standard Code for Information

Interchange)

•美国国家信息交换标准代码的简称，也是八位二进制
代码，其中一位作奇偶校验位 . 大约对 100 多个符号
统一编码
ASII 编码表
编码总结

•十进制数的编码
•正负数编码

•其它编码

 GRAY 码

 奇偶校验码

 56 个常见符号的 OSI 编码

 100 多个个常见符号的 ASCII 编码

基本逻辑运算及其实现

• 逻辑变量通常用单个大写字母表示， A ， Z 等

• 逻辑有两种状态，数学定义为逻辑“ 0” ，逻辑
“ 1”

• 逻辑代数的三种基本运算为：与，或，非
“ 与”逻辑关系及运算
逻辑定义

•开关闭合为逻辑” 1” ，
开关断开为逻辑“ 0” ，

•灯亮为逻辑“ 1”, 灯暗为逻辑“ 0”

真值表——输入输出关系的数学列表 A B L

0 0 0
“ 与”逻辑关系
0 1 0

•决定某一结果成立的各种条件都具 1 0 0
备时，结果才成立。 1 1 1
•“ 与”运算的数学表达式： L=A·B
•“ 与”运算的运算规则
0·0=0 ， 0·1=0
1·0=0 ， 1·1=1
逻辑与又称逻辑乘
•“ 与”运算的电路实现称“与”门
•“ 与”门电路符号
“ 或”逻辑关系及运算
•“ 或”逻辑关系
决定结果的条件中，只要有一个或一 A B L
个以上的条件具备时，结果就能成立。
0 0 0
•真值表
0 1 1
•“ 或”运算的数学表达式： L=A+B
1 0 1
•“ 或”运算的运算规则
1 1 1
0+0=0 ， 0+1=1 ， 1+0=1 ， 1+1=1
•“ 或”运算的电路实现称“或”门，电路符号
“ 非”逻辑关系及运算
•“ 非”逻辑关系
当条件具备时，结果不成立，反之，结果成立

•真值表
条件 A 结果 L
•“ 非”运算的数学表达式：L  A
0 1
1 0
•“ 非”运算的运算规则
0  1,1  0

•“ 非”运算的电路实现称“非”门，电路符号
复合逻辑关系及运算
异或”逻辑关系
A B L
•决定结果的二个条件相异时，结果
0 0 0
成立，二个条件相同时，结果不成立 0 1 1
•真值表 1 0 1
1 1 0
•“ 异或”运算的描述 L  A B

•“ 异或”运算的电路实现称“异或”门，电路符号
异或”运算不是基本逻辑运算

A B L
•异或”运算可由与或非基本运算实现 0 0 0
0 1 1
当A  0, B  1 L=1 即L  A  B 1 0 1
1 1 0
或当A  1, B  0 即L  A  B
L=1
故 L  A  B  A  B

L  A B  A B  A B

•必须掌握由真值表推导逻辑函数的方法！！
“ 同或”逻辑关系

•决定结果的二个条件相同时，结果
成立，二个条件不同时，结果不成立 A B L
0 0 1
•真值表
0 1 0
1 0 0
•“ 同或”运算的描述 L  A B
1 1 1
L  A  B  A B  A B

•“ 同或”运算的电路实现 “同或”门或“异或非”门
其它复合逻辑关系及门电路
•与非门 L  A  B

•或非门 L  A  B

•与或非门 L  A  B  C  D
逻辑代数的运算定律

•0-1 律 ： A0  A A 1  1 A0  0 A0  A

•重叠律 ： A  A  A A A  A

•互补律 ： A  A  1 A A  0

•否定之否定律 ： A  A

•交换律 ： A  B  B  A A B  B  A
•结合律 ：A  ( B  C )  ( A  B)  C A  ( B  C )  ( A  B)  C

•分配律 ： A  B  C  ( A  B)( A  C ) A  (B  C)  A  B  A  C

•狄摩根定律 ： A  B  A B A B  A  B

狄摩根定律实现两个逻辑变量的“与”和两个
逻辑变量的“或”之间的转换

定律的证明

•列真值表，利用基本“与”“或”“非”运算规则
证明等式左右相等
逻辑代数常用公式
A B  A B  A

A  AB  A

A  A B  A  B

A B  AC  B C  A B  AC
A B  AC  B C  D  E  F  A B  AC
A B  A B

A B  A B

常用公式的证明

•列真值表和基本“与或非”运算规则证明等式左右相等
•利用基本定律证明
逻辑代数运算规则
代入规则
•逻辑等式中，等式左右逻辑变量 A 用逻辑函数 F 代替，
等式仍然成立

例：A  A B  A  B

令A  F，F  C  D  E

则 F  FB  F  B

代回F 得(C  D  E )  (C  D  E )B  C  D  E  B
对偶规则
•逻辑函数 Z 的对偶 Z’ 计算

函数中“ 0” ↔“1” 、 “ ·” ↔
“+”
•若两个逻辑函数 Z 相等由其对偶必相等，反之亦然

例 : Z1  A  B  C , Z 2  ( A  B)( A  C )

Z '1  A  ( B  C ), Z '2  A  B  A  C

Z1  Z 2  Z '1  Z '2
反演规则
•逻辑函数 Z 的反函数Z 计算

函数中“ 0” ↔“1” 、 “ ·” “+” ，

原变量↔反变量

例:
L  A B C  D  E

L  A  B  C  (D  E)
逻辑函数简化
逻辑函数的标准与或表达式
最小项
•输入逻辑变量的一个组合对应一个最小项，当且仅当此组
合下该最小项值等于 1
•最小项的表示——以 3 变量函数 Z(A,B,C) 为例
•共有 8 种组合， 8 个最小 m0 ~m7
项
•最小项 m 当（ 101) 组合等于 1 ，故m  A B C
5 2 5

•逻辑函数的最小项之和表达
L  f ( A, B, C )  ABC  ABC  ABC
 m3  m5  m7  m(3, 5, 7)
最小项的性质

•输入变量的一种组合，仅对应于一个最小项的值为 1

•二个不同最小项之与等于 0 mi  m j  0 i j

2 n 1

•所有最小项的和为 1 m
i 0
i 1

逻辑函数的标准“与—或”表达式
•逻辑函数用最小项之和描述

逻辑函数的标准“或—与”表达式
•逻辑函数用最大项之积描述
 逻辑函数的简化的定义

简化定义：用最少的指定门电路实现逻辑功能

选择不同门电路实现 , 简化后的形式不同
•应用狄摩根定律变换

例 : L  AB  AC 选择不同门实现时的变换结果
•与或门实现的与或表达式 L  AB  AC
•或与门实现的或与表达式 L  ( A  C )( A  B)
•与非门实现的与非—与非表达式 L  AB AC

•或非门实现的或非—或非表达式 L  AC  A B

•与或非门实现的与或非表达式 L  AC  AB
最简逻辑函数的统一标准

•采用“与或”形式描述逻辑函数 Z

•与项个数最少

•与项个数相同时，比较与项中的变量个数

常用简化方法
•代数法 ---- 手工
•卡诺图法 ---- 手工

•Q-M 法 ----EDA
逻辑函数的代数法化简

简化依据

•基本定律，规则，常用公式

常用方法

•吸收法、配项法、合并法、消去法、冗余法

代数法简化的特点是技巧性强，规律性弱

•例：

Z1 ( A, B, C ) 

Z 2 ( A, B, C )  AB  AB  BC  BC
逻辑函数的卡诺图法简化

逻辑功能的卡诺图描述

•卡诺图是真值表的改进 , 适合描述四变量内的 Z 函数

通常按二维形式排列输入变量组合

行 (X) 列 (Y) 方向逻辑变量按格雷码排序

二变量卡诺图
三变量卡诺图

四变量卡诺图
逻辑函数的卡诺图描述
已知逻辑函数表达式，画卡诺图

L  f ( A, B, C )  AC  BC  ABC

•第一个与项 : 若 A=C=1 ， L=1

•第 2 、 3 个与项类似

已知逻辑函数的最小项表达式，求卡诺图

•要求对二十进制转换十分熟悉

L  f ( A, B, C , D )   m(0,2,5,8,12,15)
卡诺图的特点

•相邻最小项（几何相邻或轴对称）只有一个逻辑变量不同

•两个（ 21 ）相邻最小项合并可消去一个变量

•例：

m5  ABCD
1 m13  ABCD

1
m5  m13  ABCD  ABCD  BCD

•实际合并时：留下相邻项中相同变量，消去不同变量
•四个（ 22 ）相邻最小项合并可消去二个（ 2 ）变量

1 1 m4  m6  m12  m14  BD
1 1

•八个（ 23 ）相邻最小项合并可消去三个（ 3 ）变量

1 1
1 1
 m(0, 2, 4, 6,12,14,8,10)  D
1 1
1 1
卡诺图化简时的一般原则和规律
•合并相邻项越多，消去变量越多，但只能对 2 N 个相邻小方
块实施包围。

•最小项可以被重复包围 ( 利用的是重叠律 ) ，但每一个合

并项至少有一个最小项是未被使用的

•合并卡诺图中“ 1” 的最小项，得到原函数的最简“与
—或”表达式，二次求反之后，得到最简的“与非—与
非”表达式，可全部用“与非”门实现。
•围卡诺图中“ 0” 的相邻小方块的应用场合
（ 1 ）求反函数
（ 2 ）得到最简的“或—与”表达式，二次求反
之后 ， 得到“ 或 非—或 非”最简式， 可全 部用
“或—非”门组建电路
卡诺图化简时的一般原则和规律
•合并相邻项越多，消去变量越多，但只能对 2 N 个相邻小方
块实施包围。

•最小项可以被重复包围 ( 利用的是重叠律 ) ，但每一个合

并项至少有一个最小项是未被使用的

•合并卡诺图中“ 1” 的相邻项，得到原函数的最简“与
—或”表达式，应用狄摩根定律可得到最简 “与非—
与非”表达式，然后用“与非”门实现

•合并卡诺图中“ 0” 的相邻项，可得到原函数的最简
“或—非”表达式，并用最少“或非”门，或者“与或
非”门实现
•例 1 ： Z1 ( A, B, C , D)  m(1,3, 4,5, 6, 7,9,12,14,15)

Z1  BD  BC  AD  BCD

 BD  BC  AD  BCD

•例 2 ：Z 2 ( A, B, C , D)  BC  BCD  AC D  BC D  ABC  AB D

Z 2 ( A, B, C , D )
 AC  CD  BD  ABC

 AC  CD  BD  ABC
•例 3 Z 4 ( A, B, C )  AB  BC  AC 并要求用或非门，或者与或非
门实现

解：合并相邻项“ 0”
Z 4  AB  BC

与或非门实现的综合
Z 4  AB  BC

或非门实现的综合

Z4  A  B  B  C
具有约束项的逻辑函数的化简
约束项（无关
项）
•约束项是特殊最小项，指此最小项在输入端不可能出现

•约束项的函数表示法
例： Z  f ( A, B, C )  ABC  ABC

约束项用约束条件表示 ABC  ABC  ABC  ABC  0

•显然上述表明不能出现最小项 3/5/6/7

直接指明哪些最小项是约束项

Z  f ( A, B, C )  m(1, 4)  d (3,5, 6, 7)
充分利用约束项简化逻辑函数

•例：Z  f ( A, B, C , D)  m(2,3,4,5,9,10,12,15)  d (0,1,6,11,13)

•约束项在卡诺图上用 x 表示
•可以根据简化需要将约束项当作 0 或 1

Z  BC  BC  AD
传统逻辑功能描述方法与特点

•真值表描述——最完整

•逻辑函数描述——数学语言最简洁

•波形图——常在时序电路中使用
•卡诺图描述——方便逻辑简化

•逻辑电路图描述——电路实现

逻辑功能的 HDL 语言描述—— PLD 或 IC 设

计 •VHDL 语言源文件描述

•Verilog HDL 语言源文件描述