It3030 Ca2021.2 CH5

KIẾN TRÚC MÁY TÍNH
Computer Architecture
Course ID: IT3030
Version: CA2021.2
Nguyễn Kim Khánh

Nội dung học phần
Chương 1. Giới thiệu chung

Chương 2. Hệ thống máy tính
Chương 3. Số học máy tính
Chương 4. Kiến trúc tập lệnh
Chương 5. Bộ xử lý
Chương 6. Bộ nhớ máy tính
Chương 7. Hệ thống vào-ra
Chương 8. Các kiến trúc song song
NKK-IT3030-CA2021.2 CH5-Bộ xử lý 2
Kiến trúc máy tính
Chương 5
BỘ XỬ LÝ
Nội dung
5.1. Tổ chức của CPU

5.2. Thiết kế bộ xử lý theo kiến trúc MIPS
5.3. Kỹ thuật đường ống lệnh và song song mức
lệnh
5.1. Tổ chức của CPU
1. Cấu trúc cơ bản của CPU
§ Nhiệm vụ của CPU:
§ Nhận lệnh (Fetch Instruction): CPU đọc lệnh từ bộ nhớ
§ Giải mã lệnh (Decode Instruction): xác định thao tác mà
lệnh yêu cầu
§ Nhận dữ liệu (Fetch Data): nhận dữ liệu từ bộ nhớ hoặc
các cổng vào-ra
§ Xử lý dữ liệu (Process Data): thực hiện phép toán số
học hay phép toán logic với các dữ liệu
§ Ghi dữ liệu (Write Data): ghi dữ liệu ra bộ nhớ hay cổng
vào-ra
Sơ đồ cấu trúc cơ bản của CPU
Đơn vị
Đơn vị Tập
số học
điều khiển thanh ghi
và logic
(CU) (RF)
(ALU)
bus bên trong
Đơn vị nối ghép bus (BIU)
bus điều khiển bus dữ liệu bus địa chỉ
2. Đơn vị số học và logic
§ Chức năng: Thực hiện các phép toán số học và
phép toán logic:
§ Số học: cộng, trừ, nhân, chia, đảo dấu
§ Logic: AND, OR, XOR, NOT, phép dịch bit
§ Các cờ phép toán: các bit ở thanh ghi cờ hiển thị
trạng thái của kết quả phép toán.
§ Ví dụ cờ của các bộ xử lý Intel x86:
§ Cờ Zero (ZF): nếu kết quả phép toán = 0 thì ZF=1
§ Cờ Sign (SF): nếu kết quả phép toán < 0 thì SF=1
§ Cờ Carry (CF): nếu phép toán có nhớ ra khỏi bit cao nhất thì cờ
CF=1
§ Cờ Overflow (OF): nếu phép toán có tràn với số nguyên có dấu
thì cờ OF=1
Mô hình kết nối ALU
Dữ liệu từ Dữ liệu đến

các thanh ghi các thanh ghi
Đơn vị
số học và logic
Các tín hiệu (ALU)
từ đơn vị
điều khiển
Thanh ghi cờ
Thanh ghi cờ: hiển thị trạng thái của kết quả phép toán
3. Đơn vị điều khiển
§ Chức năng
§ Điều khiển nhận lệnh từ bộ nhớ đưa vào CPU
§ Tăng nội dung của PC để trỏ sang lệnh kế tiếp
§ Giải mã lệnh đã được nhận để xác định thao tác mà lệnh
yêu cầu
§ Phát ra các tín hiệu điều khiển thực hiện lệnh
§ Nhận các tín hiệu yêu cầu từ bus hệ thống và đáp ứng
với các yêu cầu đó.
Mô hình kết nối đơn vị điều khiển
Thanh ghi lệnh
Các cờ Các tín hiệu

điều khiển
bên trong CPU
Đơn vị điều khiển
Clock
Các tín hiệu Các tín hiệu

điều khiển từ điều khiển đến
bus hệ thống bus hệ thống
Bus điều khiển
Các tín hiệu đưa đến đơn vị điều khiển
§ Clock: tín hiệu nhịp từ mạch tạo dao động bên
ngoài
§ Lệnh máy từ thanh ghi lệnh đưa đến để giải mã
§ Các cờ từ thanh ghi cờ cho biết trạng thái của CPU
§ Các tín hiệu yêu cầu từ bus điều khiển
Các tín hiệu phát ra từ đơn vị điều khiển
§ Các tín hiệu điều khiển bên trong CPU:
§ Điều khiển các thanh ghi
§ Điều khiển ALU
§ Các tín hiệu điều khiển bên ngoài CPU:
§ Điều khiển bộ nhớ
§ Điều khiển các mô-đun vào-ra
Các phương pháp thiết kế đơn vị điều khiển
§ Đơn vị điều khiển vi chương trình

(Microprogrammed Control Unit)
§ Đơn vị điều khiển nối kết cứng
(Hardwired Control Unit)
Đơn vị điều khiển vi chương trình
n Bộ nhớ vi chương trình
Thanh ghi lệnh
(ROM) lưu trữ các vi
chương trình Các tín hiệu
điều khiển từ Bộ giải mã
(microprogram) bus hệ thống
Một vi chương trình bao

Clock Mạch dãy Thanh ghi địa chỉ vi lệnh
n
gồm các vi lệnh Các cờ
(microinstruction) Bộ nhớ
vi chương trình
n Mỗi vi lệnh mã hoá cho
một vi thao tác Vi lệnh
(microoperation)
tiếp
theo
Thanh ghi đệm vi lênh
n Để hoàn thành một lệnh

cần thực hiện một hoặc Bộ giải mã vi lệnh
một vài vi chương trình Tín hiệu điều Tín hiệu điều
khiển bên trong khiển đến bus hệ
n Tốc độ chậm CPU thống
Đơn vị điều khiển nối kết cứng
n Sử dụng mạch Thanh ghi lệnh

cứng để giải mã và
tạo các tín hiệu Bộ giải mã
điều khiển thực
hiện lệnh T1
Mạch
n Tốc độ nhanh Clock phân
T2
..
Đơn vị ..
. Các
chia thời . điều khiển cờ
n Đơn vị điều khiển gian
phức tạp Tn
C0 C1 ... C
m-1
Các tín hiệu điều khiển
4. Hoạt động của chu trình lệnh
Chu trình lệnh

§ Nhận lệnh
§ Giải mã lệnh
§ Nhận toán hạng
§ Thực hiện lệnh
§ Cất toán hạng
§ Ngắt
Giản đồ trạng thái chu trình lệnh
Nhận lệnh Nhận Cất

toán hạng toán hạng
Nhiều Nhiều
toán toán
hạng hạng
Có
Tính Giải mã Tính Tính ngắt
địa chỉ Thao tác Kiểm tra
thao tác địa chỉ địa chỉ Ngắt
của lệnh dữ liệu ngắt
lệnh toán hạng toán hạng
Không
Lệnh hoàn thành, Quay lại với dữ liệu ngắt
nhận lệnh tiếp theo String hoặc Vector
Tính địa chỉ của lệnh
§ Bộ đếm chương trình PC (Program Counter) chứa
địa chỉ của lệnh sẽ được nhận vào
§ Với MIPS:
§ Tuần tự: PC = PC + 4
§ Rẽ nhánh (đk đúng): PC = (PC+4) + imm x 4
§ Nhảy: PC = PC31-28: (26bit địa chỉ) : 00
Nhận lệnh
§ CPU đưa địa chỉ của lệnh cần nhận từ bộ đếm
chương trình PC ra bus địa chỉ đến bộ nhớ để xác
định ngăn nhớ chứa lệnh đó
§ CPU phát tín hiệu điều khiển đọc bộ nhớ
§ Lệnh từ bộ nhớ được đặt lên bus dữ liệu và được
CPU copy vào thanh ghi lệnh IR
§ CPU tăng nội dung PC để trỏ sang lệnh kế tiếp
Sơ đồ mô tả quá trình nhận lệnh
CPU
PC
Bộ nhớ
Đơn vị
điều khiển
IR
PC: Bộ đếm chương trình Bus Bus Bus

IR: Thanh ghi lệnh địa dữ điều
chỉ liệu khiển
Giải mã lệnh
§ Lệnh từ thanh ghi lệnh IR được đưa đến đơn vị
điều khiển
§ Đơn vị điều khiển tiến hành giải mã lệnh để xác
định thao tác phải thực hiện
§ Giải mã lệnh xảy ra bên trong CPU
Tính địa chỉ toán hạng
§ Với MIPS: lệnh lw/ lh/ lb
lw rt, imm(rs) #(rt) = mem[(rs)+imm]
Địa chỉ toán hạng = Nội dung thanh ghi rs + hằng số imm
Nhận dữ liệu từ bộ nhớ
§ CPU đưa địa chỉ của toán hạng ra bus địa chỉ để
xác định ngăn nhớ chứa dữ liệu cần nhận
§ CPU phát tín hiệu điều khiển đọc
§ Toán hạng được đọc vào CPU
§ Tương tự như nhận lệnh
Sơ đồ mô tả nhận dữ liệu từ bộ nhớ
CPU
MAR
Đơn vị
Bộ nhớ
điều khiển
MBR
MAR: Thanh ghi địa chỉ bộ nhớ Bus Bus Bus

MBR: Thanh ghi đệm bộ nhớ địa dữ điều
Thực hiện lệnh
§ Có nhiều dạng tuỳ thuộc vào lệnh
§ Có thể là:
§ Đọc/Ghi bộ nhớ
§ Vào/Ra
§ Chuyển giữa các thanh ghi
§ Phép toán số học/logic
§ Chuyển điều khiển (rẽ nhánh)
§ ...
Tính địa chỉ toán hạng
§ Với MIPS: lệnh sw/ sh/ sb
sw rt, imm(rs) # mem[(rs)+imm]= rt
Địa chỉ toán hạng = Nội dung thanh ghi rs + hằng số imm
Ghi toán hạng
§ CPU đưa địa chỉ ra bus địa chỉ
§ CPU đưa dữ liệu cần ghi ra bus dữ liệu
§ CPU phát tín hiệu điều khiển ghi
§ Dữ liệu trên bus dữ liệu được copy đến vị trí xác
định
Sơ đồ mô tả quá trình ghi toán hạng
CPU
MAR
Đơn vị
Bộ nhớ
điều khiển
MBR
MAR: Thanh ghi địa chỉ bộ nhớ Bus Bus Bus

MBR: Thanh ghi đệm bộ nhớ địa dữ điều
Ngắt
§ Nội dung của bộ đếm chương trình PC (địa chỉ trở
về sau khi ngắt) được đưa ra bus dữ liệu
§ CPU đưa địa chỉ (thường được lấy từ con trỏ ngăn
xếp SP) ra bus địa chỉ
§ CPU phát tín hiệu điều khiển ghi bộ nhớ
§ Địa chỉ trở về trên bus dữ liệu được ghi ra vị trí xác
định (ở ngăn xếp)
§ Địa chỉ lệnh đầu tiên của chương trình con điều
khiển ngắt được nạp vào PC
Sơ đồ mô tả chu trình ngắt
CPU
SP MAR
PC
Đơn vị
Bộ nhớ
điều khiển
MBR
MAR: Thanh ghi địa chỉ bộ nhớ

Bus Bus Bus
MBR: Thanh ghi đệm bộ nhớ
địa dữ điều
PC: Bộ đếm chương trình
SP: Con trỏ ngăn xếp
5.2. Thiết kế bộ xử lý theo kiến trúc MIPS
§ Thực hiện với một số lệnh cơ bản của MIPS,

nhưng chỉ ra hầu hết các khía cạnh:
§ Các lệnh tham chiếu bộ nhớ: lw, sw
§ Các lệnh số học/logic kiểu R: add, sub, and, or, slt
§ Các lệnh chuyển điều khiển: beq, j
Tổng quan quá trình thực hiện các lệnh
§ Hai bước đầu tiên với mỗi lệnh:

§ Đưa địa chỉ từ bộ đếm chương trình PC đến bộ nhớ
lệnh, tìm và nhận lệnh từ bộ nhớ này
§ Sử dụng các số hiệu thanh ghi trong lệnh để chọn và
đọc một hoặc hai thanh ghi:
§ Lệnh lw: đọc 1 thanh ghi
§ Các lệnh khác (không kể lệnh jump): đọc 2 thanh ghi
Tổng quan quá trình thực hiện các lệnh (tiếp)
§ Các bước tiếp theo tùy thuộc vào loại lệnh:

§ Sử dụng ALU hoặc bộ cộng Add để:
§ Tính kết quả phép toán với các lệnh số học/logic
§ So sánh các toán hạng với lệnh branch
§ Tính địa chỉ đích với các lệnh branch
§ Tính địa chỉ ngăn nhớ dữ liệu với lệnh load/store
§ Truy cập bộ nhớ dữ liệu với lệnh load/store
§ Lệnh lw: đọc dữ liệu từ bộ nhớ
§ Lệnh sw: ghi dữ liệu ra bộ nhớ
§ Ghi dữ liệu đến thanh ghi đích:
§ Các lệnh số học/logic: kết quả phép toán
§ Lệnh lw: dữ liệu được đọc từ bộ nhớ dữ liệu
Tổng quan quá trình thực hiện các lệnh (tiếp)
§ Thay đổi nội dung bộ đếm chương trình PC:

§ Với các lệnh rẽ nhánh (branch), tùy thuộc vào kết quả
so sánh:
§ Điều kiện thỏa mãn: PC ß địa chỉ đích (địa chỉ của lệnh cần rẽ
tới)
§ Điều kiện không thỏa mãn: PC ß PC + 4 (địa chỉ của lệnh kế
tiếp)
§ Với các lệnh còn lại (không kể các lệnh jump)
§ PC ß PC + 4 (địa chỉ của lệnh kế tiếp)
selects from among several inputs based on the setting of its control lines. The
control lines are set based primarily on information taken from the instruction
being executed.
Sơ đồ khái quát của bộ xử lý MIPS
The second omission in Figure 4.1 is that several of the units must be controlled
depending on the type of instruction. For example, the data memory must read
Add Add
Data
Register #
PC Address Instruction Registers ALU Address
Register #
Data
Instruction
memory
memory Register #
Data
FIGURE 4.1 An abstract view of the implementation of the MIPS subset showing the
major functional units and the major connections between them. All instructions start by using
the program counter to supply the instruction address to the instruction memory. After the instruction is
fetched, the register operands used by an instruction are specified by fields of that instruction. Once the
register operands have been fetched, they can be operated on to compute a memory address (for a load or
store), to compute an arithmetic result (for an integer arithmetic-logical instruction), or a compare (for a
branch). If the instruction is an arithmetic-logical instruction, the result from the ALU must be written to
a register. If the operation is a load or store, the ALU result is used as an address to either store a value from
the registers or load a value from memory into the registers. The result from the ALU or memory is written
Bộ xử lý với các đường điều khiển chính
1. Thiết kế Datapath
§ Datapath: gồm các thành phần để xử lý dữ liệu và
địa chỉ
§ Tập thanh ghi, ALUs, MUX’s, bộ nhớ, …
§ Sẽ xây dựng tăng dần Datapath cho MIPS
Các thành phần để thực hiện nhận lệnh
e Processor
252 252 Chapter 4 The Processor
Chapter 4 The Processor
tion
Instruction Instruction
ss address
address
Instruction PC Instruction Add SumInstruction PCAdd Sum Add Sum

PC
ction Instruction Instruction

ory memory memory
a. Instruction memory b. Program counter c. Adder

a. Instruction memoryc. Adder b. Program counter c. Adder
memory
§ Bộ đếm chương trình
b. Program
PC:
counter
FIGURE 4.5 Two state elements are needed to store and access instructions, and an
FIGURE 4.5 Two state elements are needed to store and access instructions, and an
wo state elements are needed to store and access adder is needed to compute
instructions, and an the next instruction address. The state elements are the instruction
ed to compute the next§instruction Thanh ghi 32-bit chứa địa chỉ của lệnh hiện tại
adder is needed to compute
address. Th e state
memory and the program counter.
memory
elements
the next
and the
are
e
instruction
program
the instruction
address.
counter. The state elements
The instruction memory need are the
datapath does not write instructions. Since the instruction memory only reads, the
Th instruction memory need only provide read access
instruction
only provide read access because the
because we treat it as combinational
program counter. The instruction datapath
memorydoes need notonly
writeprovide readSince
instructions. accessthe because
instruction thememory only reads, we treat it as combinational
§ Bộ nhớ lệnh (Instruction memory):
t write instructions. Since the instruction
at any time reflects the contents of the
memory
logic: the
location
control
output only
at anyreads,
signalspecifi ed by(We
is needed.
logic: the output
the
weects
timecontrol
refl treat
address
will
signal
need input,
to
at any
theitcontents
as
write and
the
time reflects
combinational
is needed.of the
(Welocation
no read
instruction
the contents of the location specified by the address input, and no read
will needspecifi
memory
ed by
to write thethe
when
address input,
instruction
we load
memory
the
andwhen
program;
no read
this
we load the program; this is
is
not hard to add, and we ignore it for simplicity.) The program counter is a 32-bit register that is written at the
§ Chứa các lệnh của chương trình
needed. (We will need to write the instruction
end of every
nd we ignore it for simplicity.) The program
memory
not hard to add, and we
clockiscycle
counter
when
ignoreweitoffor
end
andadd
a 32-bit thus
load
itsdoes
register
theclock
every
not
twothat
program;
simplicity.)
need
32-bit
Theand
cycle
a write
is inputs
written
this
program
and
is does
thus
atcontrol
counter
the thesignal.
place
is a 32-bit
not need
sum onThits
e adder
register
a write controlthat is written
signal. at the
The adder
is an ALU wired to always
output.
is an ALU wired to always
k cycle and thus does not need a write addcontrol

its two 32-bit
signal.inputs and place
The adder is an theALU
sum wired
on its output.
to always
§
inputs and place the sum on its output.Khi có địa chỉ lệnh từ PC đưa đến thì lệnh được đọc ra
which were introduced in Chapter 2. Recall that a typical instance of such an
§ Bộ cộng (Add): được sử dụng tăng nội dung PC thêm 4
which were introduced in Chapter
instruction is add2. Recall that a typical
$t1,$t2,$t3, instance
which reads $t2of such an and writes $t1.
and $t3
instruction is add $t1,$t2,$t3, The processor’s which reads $t2 and registers
32 general-purpose $t3 andare writes $t1.
stored in a structure called a
ntroduced in Chapter 2.register để trỏ tới lệnh kế tiếp
Recall
Th
that a typical
fiele processor’s
A state
instance
32register
of such
file. A register
general-purpose
an
registers
file isare stored inofa registers
a collection structureincalled
whichaany register can be
addregister
$t1,$t2,$t3,
file A state which
element reads
that $t2
consists
register file. A register and $t3
read and writes
fileoriswritten $t1.
by specifying
a collection of registersthe number
in whichofany
the register in thebefile. The register file
can
ssor’selement
32 general-purpose
that consists of registers
a set of
read or written are stored
registers that in a structure
contains
by specifying thenumber
the called
register state
of a ofregister
the the computer. In Th
in the file. addition, wefiwill
e register le need an ALU to
A register file can
is a collection be read and
of registers written
in which
of a set of registers that contains
by supplying the register
a register stateany
operate register
of on
thethe canread
values
computer. beIn from the registers.
addition, we will need an ALU to
can be read and written
NKK-IT3030-CA2021.2
en by specifying the number of tothe register in the file. Thethe
R-format CH5-Bộ xử lý
register
instructions filehave three register operands, so we will need to38read two
operate
number be on the values
accessed. read from registers.
by supplying a register
register
numberstate
to beofaccessed.
the computer.R-format In addition, wedata
instructions will words
need
have from
three the register
anregister
ALU to file and
operands, so write one
we will datatoword
need readinto
two the register file for
Thực hiện phần nhận lệnh
Increment by 4
for next
instruction
32-bit
register
Thực hiện lệnh số học/logic kiểu R
op rs rt rd shamt funct
31:26 25:21 20:16 15:11 10:6 5:0
§ bits 31:26: mã thao tác (opcode)

§ 000000 với các lệnh kiểu R
§ bits 25:21: số hiệu thanh ghi nguồn thứ nhất rs
§ bits 20:16: số hiệu thanh ghi nguồn thứ hai rt
§ bits 15:11: số hiệu thanh ghi đích rd
§ bits 10:6: số bit được dịch với các lệnh dịch bit
§ 00000 với các lệnh khác
§ bits 5:0: mã hàm để xác định phép toán (function code)
310 Các thành phần thực hiện lệnh kiểu R
5 Read ALU operation

4
register 1 Read
Register 5 Read data 1
numbers register 2 Zero
Data ALU ALU
5 Registers
Write result
register Read
Write data 2
Data
Data
RegWrite
§ Tập thanh ghi (Registers): có 32 thanh ghi b.32-bit,

a. Registers ALU
mỗi thanh ghi
đượcFIGURE
xác định bởi số hiệu 5-bit
4.7 The two elements needed to implement R-format ALU operations are the
register file and the ALU. The register file contains all the registers and has two read ports and one write
§ Read register 1, Read register 2: các đầu vào
port. The design of multiported register files is discussed in Section C.8 of
để chọn các thanh ghi cần đọc
Appendix C. The register file
always outputs the contents of the registers corresponding to the Read register inputs on the outputs; no
§ Write register: đầu vào để chọn thanh ghi cần ghi
other control inputs are needed. In contrast, a register write must be explicitly indicated by asserting the
write control signal. Remember that writes are edge-triggered, so that all the write inputs (i.e., the value to
§ Read data
be written, 1, Read
the register number,data
and the2: hai
write đầu
control ra
signal) dữ
must beliệu
validđọc từ
at the clock thanh
edge. Sinceghi
writes(32-bit)
the register file are edge-triggered, our design can legally read and write the same register within a clock cycle:
to
§ Write
the read Data:
will get theđầu vào
value written dữ liệu
in an earlier ghi
clock vào
cycle, thanh
while the valueghi (32-bit)
written will be available to a read in
a subsequent clock cycle. The inputs carrying the register number to the register file are all 5 bits wide, whereas
§ RegWrite:
the lines carrying tín
datahiệu điều
values are 32 bitskhiển
wide. Theghi dữ toliệu
operation vào thanh
be performed
the ALU operation signal, which will be 4 bits wide, using the ALU designed in
ghi
by the ALU is controlled with
Appendix C. We will
§ ALU use
đểthethực hiện các phép toán số học/logic
Zero detection output of the ALU shortly to implement branches. The overflow output will not be
needed until Section 4.9, when we discuss exceptions; we omit it until then.
sign-extend To increase In addition, we will need a unit to sign-extend the 16-bit offset field in the
Mô tả thực hiện lệnh số học/logic kiểu R
§ Hai số hiệu thanh ghi rs và rt đưa đến hai đầu vào Read
register 1, Read register 2 để chọn hai thanh ghi nguồn
§ Số hiệu thanh ghi rd đưa đến đầu vào Write register để
chọn thanh ghi đích
§ Hai dữ liệu từ hai thanh ghi nguồn được đọc ra 2 đầu ra
Read data 1 và Read data 2 , rồi đưa đến đầu vào của ALU
§ ALU operation (4-bit): tín hiệu điều khiển chọn phép toán ở
ALU
§ ALU thực hiện phép toán tương ứng, kết quả phép toán ở
đầu ra ALU result được đưa về đầu vào Write Data của tập
thanh ghi để ghi vào thanh ghi đích
§ RegWrite: tín hiệu điều khiển ghi dữ liệu vào thanh ghi đích
Thực hiện các lệnh lw/sw
op rs rt imm
31:26 25:21 20:16 15:0
§ bits 31:26 là mã thao tác

§ 100011 (35) với lệnh lw
§ 101011 (43) với lệnh sw
§ bits 25:21: số hiệu thanh ghi cơ sở rs
§ bits 20:16: số hiệu thanh ghi rt
§ thanh ghi đích với lệnh lw
§ thanh ghi nguồn với lệnh sw
§ bits 15:0: hằng số imm có giá trị trong dải [-215 , +215 – 1]
§ Địa chỉ từ nhớ dữ liệu = nội dung thanh ghi rs + imm
§ lw rt, imm(rs) #(rt) = mem[(rs)+SignExtImm]
§ sw rt, imm(rs) #mem[(rs)+SignExtImm] = (rt)
Các thành phần thực hiện các lệnh lw/sw
Tập thanh ghi Bộ số học/logic

5 Read ALU operation
4
register 1 Read
Register 5 Read data 1
numbers register 2 Zero
Registers Data ALU ALU
5 Write result
register Read
Write data 2
Data
Data 4.3 Building a Datapath
RegWrite
a. Registers Bộ nhớ dữ liệu

b. ALU Bộ mở rộng số có dấu từ 16-
FIGURE 4.7 MemWrite
The two elements needed to implement R-format ALU bit à 32-bit
operations are the
register file and the ALU. The register file contains all the registers and has two read ports and one write
port. The design of multiported register files is discussed in Section C.8 of Appendix C. The register file
always outputs the contents of the registers corresponding to the Read register inputs Read on the outputs; no
Address
other control inputs are needed. In contrast, a register write must be explicitly indicated data
by asserting the
write control signal. Remember that writes are edge-triggered, so that all the write inputs (i.e., the value to
16 32
be written, the register number, and the write control signal) must be valid at the clock edge. Since writes to Sign-
Data
the register file are edge-triggered, our design can legally read and write the same register within a clock cycle:
extend
the read will get the value written in an earlier clock cycle, while the value written will be available to a read in
a subsequent clock cycle. The inputs carrying the register number to Write memory
the register file are all 5 bits wide, whereas
data
the lines carrying data values are 32 bits wide. The operation to be performed by the ALU is controlled with
the ALU operation signal, which will be 4 bits wide, using the ALU designed in Appendix C. We will
use the Zero detection output of the ALU shortly to implement branches. The overflow output will not be
needed until Section 4.9, when we discuss exceptions; we omit it until then.
MemRead
a. Data memory unit b. Sign extension unit

To increase In addition, we will need a unit to sign-extend the 16-bit offset field in the
data item by FIGURE
instruction to a 32-bit signed 4.8
value, andThe two
a data unitsunit
memory needed
to readto implement
from or write loads and stores, in addition to the
Thực hiện lệnh lw
§ Số hiệu thanh ghi rs đưa đến đầu vào Read register 1 để
chọn thanh ghi cơ sở rs, nội dung rs được đưa ra đầu ra
Read Data 1, rồi chuyển đến ALU
§ Hằng số imm 16-bit đưa đến bộ Sign-extend để mở rộng
thành 32-bit, rồi chuyển đến ALU
§ ALU cộng hai giá trị trên đưa ra ALU result chính là địa chỉ
của dữ liệu cần đọc từ bộ nhớ dữ liệu; địa chỉ này được đưa
đến đầu vào Address của bộ nhớ dữ liệu
§ Số hiệu thanh ghi rt đưa đến đầu vào Write Register để
chọn thanh ghi đích
§ Dữ liệu 32-bit ở bộ nhớ dữ liệu, tại vị trí địa chỉ đã được
tính, được đọc ra ở đầu ra Read data của bộ nhớ dữ liệu
nhờ tín hiệu điều khiển MemRead, rồi đưa về đầu vào
Write Data của tập thanh ghi để ghi vào thanh ghi đích rt
Thực hiện lệnh sw
§ Số hiệu thanh ghi rs đưa đến đầu vào Read register 1 để
chọn thanh ghi cơ sở rs, nội dung rs được đưa ra đầu ra
Read Data 1, rồi chuyển đến ALU
§ Hằng số imm 16-bit đưa đến bộ Sign-extend để mở rộng
thành 32-bit, rồi chuyển đến ALU
§ ALU cộng hai giá trị trên đưa ra ALU result chính là địa chỉ
của vị trí ở bộ nhớ dữ liệu; địa chỉ này được đưa đến đầu
vào Address của bộ nhớ dữ liệu
§ Số hiệu thanh ghi rt đưa đến đầu vào Read register 2 để
chọn thanh ghi dữ liệu nguồn rt, nội dung rt được đưa ra
đầu ra Read data 2
§ Dữ liệu 32-bit này sẽ được đưa đến đầu vào Write data của
bộ nhớ dữ liệu và được ghi vào vị trí nhớ có địa chỉ đã được
tính, nhờ tín hiệu điều khiển MemWrite
Thực hiện lệnh Branch (beq, bne)
op rs rt imm
31:26 25:21 20:16 15:0
§ bits 31:26 mã thao tác (op)

§ 000100 (4) với lệnh beq
§ 000101 (5) với lệnh bne
§ bits 25:21 số hiệu thanh ghi nguồn rs
§ bits 20:16 số hiệu thanh ghi nguồn rt
§ bits 15:0 hằng số imm có giá trị trong dải [-215 , +215 – 1]
§ So sánh nội dung hai thanh ghi rs và rt:
§ Nếu điều kiện đúng: rẽ nhánh đến nhãn đích
§ PC ß (PC +4) + hằng số x 4
§ Nếu điều kiện sai: chuyển sang thực hiện lệnh kế tiếp
§ PC ß PC + 4
Các thành phần thực hiện lệnh Branch
Just
re-routes
wires
Sign-bit wire
replicated
Thực hiện lệnh Branch (beq, bne)
§ Nhờ các số hiệu thanh ghi rs và rt, hai toán hạng nguồn
được đọc ra đưa đến ALU
§ ALU trừ hai toán hạng và thiết lập giá trị ở đầu ra “Zero”
§ Hiệu = 0 à đầu ra Zero = 1
§ Hiệu <> 0 à đầu ra Zero = 0
§ Đầu ra Zero này được đưa đến mạch logic điều khiển rẽ nhánh
§ Bộ cộng Add tính địa chỉ đích rẽ nhánh
§ Hằng số imm 16-bit được mở rộng theo kiểu có dấu thành 32-bit,
rồi dịch trái 2 bit
§Cộng với PC (PC đã được tăng 4)
à Địa chỉ đích = (PC+4) + (hằng số đã mở rộng 32-bit, dịch trái 2 bit)
§ Điều kiện đúng: PC ß địa chỉ đích rẽ nhánh (rẽ nhánh xảy
ra)
§ Điều kiện sai: PC ß PC+4 (chuyển sang lệnh kế tiếp)
Hợp các thành phần cho các lệnh
§ Datapath cho các lệnh thực hiện trong 1 chu kỳ
§ Mỗi phần tử của datapath chỉ có thể làm một chức năng
trong mỗi chu kỳ
§ Do đó, cần tách rời bộ nhớ lệnh và bộ nhớ dữ liệu
§ Sử dụng các bộ chọn kênh để chọn dữ liệu nguồn
cho các lệnh khác nhau
Datapath
258
cho các lệnh R-Type/Load/Store
Read ALU operation

register 1 4
Read MemWrite
data 1
Read MemtoReg
register 2 Zero
Instruction ALUSrc
Registers Read ALU ALU Read
Write 0 Address 1
data 2 result data M
register M
u u
x x
Write 1 0
data Data
Write memory
RegWrite data
16 32 MemRead
Sign-
extend
FIGURE 4.10 The datapath for the memory instructions and the R-type instructions. This example shows how a single
§ ALUSrc:
datapath tín hiệu
can be assembled điều
from the pieceskhiển chọn
in Figures 4.7 andtoán
4.8 by hạng đưa đếnTwo
adding multiplexors. ALU:
multiplexors are needed, as described in the
example.
§Lệnh kiểu R: toán hạng từ thanh ghi nguồn thứ hai
§ Lệnh lw/sw: Hằng số imm 16-bit được mở rộng thành 32-bit (tính địa chỉ)
§ MemtoReg: tín hiệu điều khiển chọn dữ liệu đưa về thanh ghi đích:
PCSrc
§ Lệnh kiểu R: lấy kết quả từ ALU result M

Add u
§ Lệnh lw: dữ liệu đọc (Read data) từ bộ nhớ dữ liệu x
ALU
4 Add result
NKK-IT3030-CA2021.2 CH5-Bộ xử lýShift 51
left 2
Datapath đơn giản cho các lệnh
4.4 A Simple R/lw/sw/branch
Implementation Scheme 263
PCSrc
0
M
Add u
x
ALU
4 Addresult 1
RegWrite Shift
left 2
Instruction [25:21] Read

Read register 1 Read MemWrite
PC address
Instruction [20:16] Read data 1
register 2 ALUSrc Zero MemtoReg
Instruction 0
[31:0] ALU ALU Read
M Write Read 0 Address data 1
u register data 2 result M
Instruction Instruction [15:11] x M
memory u u
1 x x
Write 1 0
data Registers Data
RegDst Write memory
data
Instruction [15:0] 16 32
Sign- ALU
extend
control MemRead
Instruction [5:0]
ALUOp
PCSrc:
§FIGURE 4.15 tín
The hiệu điều
datapath khiển4.11
of Figure chọn
withgiá trị cập nhật
all necessary PC and all control lines identified. The control
multiplexors
lines are shown in color. The ALU control block has also been added. The PC does not require a write control, since it is written once at the end
of every•clockKhông rẽ nhánh:
cycle; the branch PCdetermines
control logic ß PC+4 whether it is written with the incremented PC or the branch target address.
• Rẽ nhánh: PC ß (PC+4) + (hằng số imm đã mở rộng thành 32-bit << 2)
Using this information,
NKK-IT3030-CA2021.2 we can add the instruction
CH5-Bộlabels
xử lý and extra multiplexor 52
(for the Write register number input of the register file) to the simple datapath.
Figure 4.15 shows these additions plus the ALU control block, the write signals for
2. Thiết kế Control Unit
§ Đơn vị điều khiển có hai phần:
§ Bộ điều khiển ALU
§ Bộ điều khiển chính
Thiết kế bộ điều khiển ALU
§ ALU được sử dụng để:
§ Load/Store: F = add (xác định địa chỉ bộ nhớ dữ liệu)
§ Branch: F = subtract (so sánh)
§ Các lệnh số học/logic : F phụ thuộc vào funct code
ALU control lines Function

0000 AND
0001 OR
0010 add
0110 subtract
0111 set-on-less-than
1100 NOR
Tín hiệu điều khiển ALU
§ Bộ điều khiển ALU sử dụng mạch logic tổ hợp:
§ Đầu vào: 2-bit ALUOp được tạo ra từ opcode của lệnh
và 6-bit của function code
§ Đầu ra: các tín hiệu điều khiển ALU (ALU control) gồm 4
bit
Opcode ALUOp Operation funct ALU function ALU control

lw 00 load word XXXXXX add 0010
sw 00 store word XXXXXX add 0010
beq 01 branch equal XXXXXX subtract 0110
R-type 10 add 100000 add 0010
subtract 100010 subtract 0110
AND 100100 AND 0000
OR 100101 OR 0001
set-on-less-than 101010 set-on-less-than 0111
Thiết kế bộ điều khiển chính
§ Các tín hiệu điều khiển được tạo ra từ lệnh
R-type op rs rt rd shamt funct

31:26 25:21 20:16 15:11 10:6 5:0
lw/sw op rs rt imm
31:26 25:21 20:16 15:0
beq op rs rt imm
31:26 25:21 20:16 15:0
opcode always read, write for sign-extend

read except R-type and and add
for load load
Datapath và Control Unit
Các tín hiệu điều khiển
Tên tín hiệu Hiệu ứng khi tín hiệu = 0 Hiệu ứng khi tín hiệu = 1
RegDst Số hiệu thanh ghi đích là các bit Số hiệu thanh ghi đích là các bit 15:11 (rd)
20:16 (rt)
Branch Không có lệnh rẽ nhánh beq Có lệnh rẽ nhánh beq
(Branch =1) & (Zero=1): rẽ nhánh xảy ra
(Branch =1) & (Zero=0): rẽ nhánh không
xảy ra
RegWrite Không làm gì cả Ghi dữ liệu trên đầu vào Write Data ở tập
thanh ghi đến thanh ghi đích
ALUSrc Toán hạng thứ hai của ALU lấy Toán hạng thứ hai của ALU là giá trị 16 bit
từ thanh ghi nguồn thứ hai thấp của lệnh (bits 15:0) được mở rộng có
(Read data 2) dấu thành 32-bit
PCSrc PC ß PC+4 PC ß địa chỉ đích
Các tín hiệu điều khiển (tiếp)
Tên tín hiệu Hiệu ứng khi tín hiệu = 0 Hiệu ứng khi tín hiệu = 1
MemRead Không làm gì cả Nội dung ngăn nhớ dữ liệu, được xác định
bởi địa chỉ do ALU tính, được đưa ra đầu
ra Read data của bộ nhớ dữ liệu
MemWrite Không làm gì cả Dữ liệu trên đầu vào Write Data của bộ
nhớ dữ liệu được ghi vào ngăn nhớ có địa
chỉ do ALU tính
MemtoReg Giá trị được đưa đến đầu vào Giá trị được đưa đến đầu vào Write data
Write data của tập thanh ghi là của tập thanh ghi là từ bộ nhớ dữ liệu
từ ALU result
Thực hiện lệnh Jump
2 address
31:26 25:0
§ Bits 31:26 là mã thao tác = 000010

§ Bits 25:0: phần địa chỉ
§ PC nhận giá trị sau:
§ Địa chỉ đích = PC31…28 : (address << 2)
§ 4 bit bên trái là của PC cũ
§ 26-bit của lệnh jump (bits 25:0)
§ 2 bit cuối là 00
§ Cần thêm tín hiệu điều khiển được giải mã từ
opcode
Datapath thêm cho lệnh jump
5.3. Kỹ thuật đường ống lệnh và song song mức lệnh
§ Kỹ thuật đường ống lệnh (Instruction Pipelining): Chia chu
trình lệnh thành các công đoạn và cho phép thực hiện gối
lên nhau (như dây chuyền lắp ráp)
§ Bộ xử lý MIPS có 5 công đoạn:
1. IF: Instruction fetch from memory – Nhận lệnh từ bộ nhớ
2. ID: Instruction decode & register read – Giải mã lệnh và đọc thanh
ghi
3. EX: Execute operation or calculate address – Thực hiện thao tác
hoặc tính toán địa chỉ
4. MEM: Access memory operand – Truy nhập toán hạng bộ nhớ
5. WB: Write result back to register – Ghi kết quả trả về thanh ghi
Biểu đồ thời gian của đường ống lệnh
1 2 3 4 5 6 7 8 9 10 11 12 t
IF ID EX MEM WB
lệnh 1
IF ID EX MEM WB
lệnh 2
IF ID EX MEM WB
lệnh 3
IF ID EX MEM WB
lệnh 4
IF ID EX MEM WB
lệnh 5
IF ID EX MEM WB
lệnh 6
IF ID EX MEM WB
lệnh 7
IF ID EX MEM WB
lệnh 8
Thời gian thực hiện 1 công đoạn = T

Thời gian thực hiện tuần tự 8 lệnh: 8 x 5T = 40T
Thời gian thực hiện đường ống 8 lệnh: (1 x 5T) + [ (8-1) x T ] = 12T
Các mối trở ngại (Hazard) của đường ống lệnh
§ Hazard: Tình huống ngăn cản bắt đầu của lệnh tiếp
theo ở chu kỳ tiếp theo
§ Hazard cấu trúc: do tài nguyên được yêu cầu đang bận
§ Hazard dữ liệu: cần phải đợi để lệnh trước hoàn thành
việc đọc/ghi dữ liệu
§ Hazard điều khiển: do rẽ nhánh gây ra
Hazard cấu trúc
§ Xung đột khi sử dụng tài nguyên
§ Trong đường ống của MIPS với một bộ nhớ dùng
chung
§ Lệnh Load/store yêu cầu truy cập dữ liệu
§ Nhận lệnh cần trì hoãn cho chu kỳ đó
§ Bởi vậy, datapath kiểu đường ống yêu cầu bộ nhớ
lệnh và bộ nhớ dữ liệu tách rời (hoặc cache
lệnh/cache dữ liệu tách rời)
Hazard dữ liệu
§ Lệnh phụ thuộc vào việc hoàn thành truy cập dữ
liệu của lệnh trước đó
add $s0, $t0, $t1 # $s0 = $t0+$t1
sub $t2, $s0, $t3 # $t2 = $s0-$t3
Forwarding (gửi vượt trước)
§ Sử dụng kết quả ngay sau khi nó được tính
§ Không đợi đến khi kết quả được lưu đến thanh ghi
§ Yêu cầu có đường kết nối thêm trong datapath
Hazard dữ liệu với lệnh load
§ Không phải luôn luôn có thể tránh trì hoãn bằng
cách forwarding
§ Nếu giá trị chưa được tính khi cần thiết
§ Không thể chuyển ngược thời gian
§ Cần chèn bước trì hoãn (stall hay bubble)
Lập lịch mã để tránh trì hoãn
§ Thay đổi trình tự mã để tránh sử dụng kết quả load
ở lệnh tiếp theo
§ Mã C:
a = b + e; c = b + f;
lw $t1, 0($t0) lw $t1, 0($t0)
lw $t2, 4($t0) lw $t2, 4($t0)
stall
add $t3, $t1, $t2 lw $t4, 8($t0)
sw $t3, 12($t0) add $t3, $t1, $t2
lw $t4, 8($t0) sw $t3, 12($t0)
stall add $t5, $t1, $t4 add $t5, $t1, $t4
sw $t5, 16($t0) sw $t5, 16($t0)
13 cycles 11 cycles
Hazard điều khiển
§ Rẽ nhánh xác định luồng điều khiển
§ Nhận lệnh tiếp theo phụ thuộc vào kết quả rẽ nhánh
§ Đường ống không thể luôn nhận đúng lệnh
§ Vẫn đang làm ở công đoạn giải mã lệnh (ID) của lệnh rẽ nhánh
§ Với đường ống của MIPS
§ Cần so sánh thanh ghi và tính địa chỉ đích sớm trong
đường ống
§ Thêm phần cứng để thực hiện việc đó trong công đoạn
ID
Trì hoãn khi rẽ nhánh
§ Đợi cho đến khi kết quả rẽ nhánh đã được xác
định trước khi nhận lệnh tiếp theo
Dự đoán rẽ nhánh
§ Những đường ống dài hơn không thể sớm xác
định dễ dàng kết quả rẽ nhánh
§ Cách trì hoãn không đáp ứng được
§ Dự đoán kết quả rẽ nhánh
§ Chỉ trì hoãn khi dự đoán là sai
§ Với MIPS
§ Có thể dự đoán rẽ nhánh không xẩy ra
§ Nhận lệnh ngay sau lệnh rẽ nhánh (không làm trễ)
MIPS với dự đoán rẽ nhánh không xẩy ra
Prediction
correct
Prediction
incorrect
Đặc điểm của đường ống
§ Kỹ thuật đường ống cải thiện hiệu năng bằng cách
tăng số lệnh thực hiện
§ Thực hiện nhiều lệnh đồng thời
§ Mỗi lệnh có cùng thời gian thực hiện
§ Các dạng hazard:
§ Cấu trúc, dữ liệu, điều khiển
§ Thiết kế tập lệnh ảnh hưởng đến độ phức tạp của
việc thực hiện đường ống
Tăng cường khả năng song song mức lệnh
n Tăng số công đoạn của đường ống

Lệnh 1
Lệnh 2
Lệnh 3
Lệnh 4
Lệnh 5
Lệnh 6
n Siêu vô hướng (Superscalar)

Lệnh 1
Lệnh 2
Lệnh 3
Lệnh 4
Lệnh 5
Lệnh 6
Kiến trúc máy tính
Hết chương 5

It3030 Ca2021.2 CH5

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

It3030 Ca2021.2 CH5

Uploaded by

Copyright:

Available Formats

KIẾN TRÚC MÁY TÍNH

Nguyễn Kim Khánh

Chương 1. Giới thiệu chung

5.1. Tổ chức của CPU

bus bên trong

Đơn vị nối ghép bus (BIU)

bus điều khiển bus dữ liệu bus địa chỉ

Dữ liệu từ Dữ liệu đến

Thanh ghi lệnh

Các cờ Các tín hiệu

Các tín hiệu Các tín hiệu

§ Đơn vị điều khiển vi chương trình

(microprogram) bus hệ thống

Một vi chương trình bao

gồm các vi lệnh Các cờ

n Để hoàn thành một lệnh

n Tốc độ chậm CPU thống

n Sử dụng mạch Thanh ghi lệnh

Các tín hiệu điều khiển

Chu trình lệnh

Nhận lệnh Nhận Cất

PC: Bộ đếm chương trình Bus Bus Bus

MAR: Thanh ghi địa chỉ bộ nhớ Bus Bus Bus

MAR: Thanh ghi địa chỉ bộ nhớ Bus Bus Bus

MAR: Thanh ghi địa chỉ bộ nhớ

§ Thực hiện với một số lệnh cơ bản của MIPS,

§ Hai bước đầu tiên với mỗi lệnh:

§ Các bước tiếp theo tùy thuộc vào loại lệnh:

§ Thay đổi nội dung bộ đếm chương trình PC:

Instruction PC Instruction Add SumInstruction PCAdd Sum Add Sum

ction Instruction Instruction

a. Instruction memory b. Program counter c. Adder

k cycle and thus does not need a write addcontrol

§ bits 31:26: mã thao tác (opcode)

5 Read ALU operation

§ Tập thanh ghi (Registers): có 32 thanh ghi b.32-bit,

§ bits 31:26 là mã thao tác

Tập thanh ghi Bộ số học/logic

a. Registers Bộ nhớ dữ liệu

a. Data memory unit b. Sign extension unit

§ bits 31:26 mã thao tác (op)

Read ALU operation

§ Lệnh kiểu R: lấy kết quả từ ALU result M

Instruction [25:21] Read

ALU control lines Function

Opcode ALUOp Operation funct ALU function ALU control

R-type op rs rt rd shamt funct

opcode always read, write for sign-extend

§ Bits 31:26 là mã thao tác = 000010

Thời gian thực hiện 1 công đoạn = T

n Tăng số công đoạn của đường ống

n Siêu vô hướng (Superscalar)

You might also like