Professional Documents
Culture Documents
Mô phỏng các bài tập từ 4.5 đến 4.15(trừ bài 4.7) bằng Proteus
4.1: Thiết kế mạch giải mã địa chỉ tạo tín hiệu chọn chip theo vùng địa chỉ như sau:
/CS0: 0000H-7FFFH
/CS1: 8XXXH
/CS2: 9XXXH
/CS3: AXXXH
4.2: Thiết kế mạch giải mã địa chỉ tạo tín hiệu chọn chip cho bộ nhớ RAM ngoài và các ngoại vi theo bảng phân
vùng địa chỉ sau:
STT Bộ nhớ và Ngoại vi Địa chỉ truy xuất Ghi chú
2 Chốt ‘573 của khối led 7 đoạn 0000h – 1FFFh Chỉ ghi, (nCS0)