Professional Documents
Culture Documents
参考手册
Silvaco, Inc.
4701 Patrick Henry Drive, Bldg. 2 September 25, 2014
Santa Clara, CA 95054
Phone: (408) 567-1000
Web: www.silvaco.com
公告
本文档所包含的资料若有更改恕不另行通知。
Silvaco, Inc. 不就此材料提供任何形式的担保, 包括但不限于适用于其他某特殊目的默
示担保。
Silvaco, Inc. 对于此处包含的错误、或与本文档配备、性能或使用相关的附带或导致的
损害不负责任。
本文档包含专利资料,受版权保护。版权所有。未获得 Silvaco 书面同意之前不得将本
文档的任何部分复印、复制或翻译成其他语言。
AccuCell, AccuCore, Athena, Athena 1D, Atlas, Blaze, C-Interpreter, Catalyst AD, Catalyst
DA, Clarity RLC, Clever, Clever Interconnect, Custom IC CAD, DeckBuild, DevEdit,
DevEdit 3D, Device 3D, DRC Assist, Elite, Exact, Expert, Expert C++, Expert 200,
ExpertViews, Ferro, Gateway, Gateway 200, Giga, Giga 3D, Guardian, Guardian DRC,
Guardian LVS, Guardian NET, Harmony, Hipex, Hipex C, Hipex NET, Hipex RC,
HyperFault, Interconnect Modeling, IWorkBench, Laser, LED, LED 3D, Lisa, Luminous,
Luminous 3D, Magnetic, Magnetic 3D, MaskViews, MC Etch & Depo, MC Device, MC
Implant, Mercury, MixedMode, MixedMode XL, MultiCore, Noise, OLED, Optolith,
Organic Display, Organic Solar, OTFT, Quantum, Quantum 3D, Quest, RealTime DRC, REM
2D, REM 3D, SEdit, SMovie, S-Pisces, SSuprem 3, SSuprem 4, SDDL, SFLM, SIPC, SiC,
Silvaco, Silvaco Management Console, SMAN, Silvaco Relational Database, Silos,
Simulation Standard, SmartSpice, SmartSpice 200, SmartSpice API, SmartSpice Debugger,
SmartSpice Embedded, SmartSpice Interpreter, SmartSpice Optimizer, SmartSpice RadHard,
SmartSpice Reliability, SmartSpice Rubberband, SmartSpice RF, SmartView, SolverLib,
Spayn, SpiceServer, Spider, Stellar, TCAD Driven CAD, TCAD Omni, TCAD Omni Utility,
TCAD & EDA Omni Utility, TFT, TFT 3D, Thermal 3D, TonyPlot, TonyPlot 3D, TurboLint,
Universal Token, Universal Utility Token, Utmost III, Utmost III Bipolar, Utmost III Diode,
Utmost III GaAs, Utmost III HBT, Utmost III JFET, Utmost III MOS, Utmost III MultiCore,
Utmost III SOI, Utmost III TFT, Utmost III VBIC, Utmost IV, Utmost IV Acquisition
Module, Utmost IV Model Check Module, Utmost IV Optimization Module, Utmost IV
Script Module, VCSEL, Verilog-A, Victory, Victory Cell, Victory Device, Victory Device
Single Event Effects, Victory Process, Victory Process Advanced Diffusion & Oxidation,
Victory Process Monte Carlo Implant, Victory Process Physical Etch & Deposit, Victory
Stress, Virtual Wafer Fab, VWF, VWF Automation Tools, VWF Interactive Tools, 和 Vyper
均为 Silvaco, Inc 的商标。
本手册中提到的其他商标的版权则均属于其所有者。
版权所有 © 1984 - 2014, Silvaco, Inc.
Style Conventions
Chapter 1
Gateway 语法 . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.1 网表结构语法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.2 使用 pmos4.symbol 文件的语法示例 . . . . . . . . . . . . . . . . . . . . . . . 8
1.3 命令行选项语法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Chapter 2
标准库 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1 Spicelib 库符号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.2 $default 库符号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.3 Digilib 库符号. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Chapter 3
符号文件 . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.1 附加 Verilog, Verilog-A, 或 SPICE 至符号 . . . . . . . . . . . . . . . . . . . . . 20
3.2 使用 内嵌符号定义 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.3 加密 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Chapter 4
Gateway 方程解析器的支持函数. . . . . . . . . . . . . . . . . . 21
4.1 Gateway 方程解析函数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
4.1.1 函数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
4.1.2 运算符 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
1.1 网表结构语法
在 GATEWAY 中可以使用两种机制格式化网表字符串:metatokens 或 function。表 Table
1-1 描述了基于 function 的方法和 metatoken 方法的语法,并对它们进行比较以及它们
所代表的意义。
Function Metatoken 类型 说明
Function Metatoken 类型 说明
1.3 命令行选项语法
语法
gateway [-help]
gateway [-suppress] [-start <location>] [-spf] [-views]
[-w <workspace> [<files...>]]
描述
-help 显示用法。
-spf 指定要载入的首选项文件。
-suppress 禁止自动载入会话期。
-start 指定初始工作区位置。
-w 指定工作区。
SmartSpice
符号名 类型 说明
器件
bcs 基元 模拟行为器件 ( 电流 ) A
bvs 基元 模拟行为器件 ( 电压 ) A
cap 基元 电容器 C
cccs 基元 电流控制电流源 F
cccspoly 基元 电流控制电流源 ( 多项式 ) F
ccs 基元 电流控制开关 S
ccvs 基元 电流控制电压源 H
diode 基元 二极管 D
idc 基元 DC 电流源 I
iexp 基元 指数电流源 I
ind 基元 电感器 L
inv2 标准单元 逆变器 (隐式电源线和地线) X
inv 标准单元 逆变器 (隐式电源线和地线) X
ipulse 基元 脉冲电流源 I
ipwl 基元 分段线性电流源 (t,v) I
ipwlfile 基元 指定文件的分段线性电流源 I
isffm 基元 单频电流源 I
isin 基元 正弦电流源 I
k 基元 耦合互感器 K
nand21 标准单元 2 输入与非门 X
SmartSpice
符号名 类型 说明
器件
njfet 基元 n- 类型 jfet (3 端子 ) J
njfet4 基元 n- 类型 jfet (4 端子 ) J
nmes 基元 n- 类型 MESFET (3 端子 ) B
nmes4 基元 n- 类型 MESFET (4 端子 ) B
nmos 基元 n- 类型 MOSFET (3 端子 ) M
SmartSpice
符号名 类型 说明
器件
res 基元 电阻器 R
RSFF 子电路 RS 触发器 X
Tline_T 基元 无损耗传输线 T
Tline_TXL 基元 有损耗传输线 TXL
transformer 基元 理想变压器 E
vccs 基元 电压控制电流源 G
vccsbhv 基元 电压控制电流源 ( 行为 ) G
vccstbl 基元 电压控制电流源 ( 表 ) G
vcs 基元 电压控制开关 S
vcvs 基元 电压控制电压源 E
vcvsbhv 基元 电压控制电压源 ( 行为 ) E
vcvstbl 基元 电压控制电压源 ( 表 ) E
vdc 基元 DC 电压源 V
vexp 基元 指数电压源 V
vpl 基元 分段线性电压源 (v,t) V
vpulse 基元 脉冲电压源 V
vpwl 基元 分段线性电压源 (t,v) V
vpwlfile 基元 指定文件的分段线性电压源 V
vpwlfiledesc 基元 这是从指定文件读入作为一系列 ( 时间 , 电 V
压 ) 对值。
SmartSpice
符号名 类型 说明
器件
vpwlfiledesc2 基元 这是从指定文件读入作为一系列均匀隔开 V
的值。
vsffm 基元 单频电压源 V
vsin 基元 正弦电压源 V
符号名 类型 说明
bischpin 引脚 双向电路图引脚
chord 特别 在不同网路的信号之间建立别名映射的连接符
号。
code 特别 该符号允许在网表中的特定位置使用文本输入。
gnd 特别 模拟接地端
inschpin 引脚 输入电路图引脚
netInherit 特别 定义网路表达式以覆盖整个层次的全局信号。
noconn 特别 显示在电路图上没有连接点的符号
outschpin 引脚 输出电路图引脚
pageschpin 引脚 信号延续引脚,用于页面之间的连接。 .
param 特别 SPICE 的 .PARAM 语句符号
parameters 特别 定义将在层次间传递的属性
pwr 电压轨 用户定义电源符号
vcc 电压轨 正电压轨
vdd 电压轨 正电压轨
vee 电压轨 负电压轨
vss 电压轨 负电压轨
符号名称 类型 描述
and21 基元 2 输入与门
and31 基元 3 输入与门
and41 基元 4 输入与门
buf 基元 缓冲
bufif0 基元 三态逻辑门电路,如果缓冲为零
bufif1 基元 三态逻辑门电路,如果缓冲为 1
clk_gen 标准 简单的时钟发生器
cmos 基元 标准 CMOS 开关
dff_sr 标准 D 触发器
inv 基元 逆变器
nand21 基元 2 输入 NAND 门
nand31 基元 3 输入 NAND 门
nand41 基元 4 输入 NAND 门
nmos 基元 标准 NMOS 晶体管
nor21 基元 2 输入 NOR 门
nor31 基元 3 输入 NOR 门
nor41 基元 4 输入 NOR 门
or21 基元 2 输入或门
or31 基元 3 输入或门
or41 基元 4 输入或门
pmos 基元 标准 PMOS 晶体管
pulldown 基元 Pulldown
pullup 基元 Pullup
rcmos 基元 RCMOS 开关
rnmos 基元 RNMOS 开关
符号名称 类型 描述
rpmos 基元 RPMOS 开关
RSFF 标准 RS 触发器
rtran 基元 双向通开关
tff 基元 T 触发器
timescale 标准 timescale 器件
tran 基元 双向通开关
verilog_testbench 标准 简单的代码块
xnor21 基元 2 输入 XNOR 门
xnor31 基元 3 输入 XNOR 门
xnor41 基元 4 输入 XNOR 门
xor21 基元 2 输入 XNOR 门
xor31 基元 3 i 输入 XNOR 门
xor41 基元 4 输入 XNOR 门
3.2 使用 内嵌符号定义
若要对符号使用内嵌定义:
1. 打开符号进行编辑,或创建一个新符号。
2. 添加必要的引脚。
3. 点击 编辑 属性
4. 取决于类型,按 SmartSpice 或 Verilog 按钮。
5. 点击 ‘ 定义 ’ 标签。
6. 从下拉菜单选择 ‘ 内嵌定义 ( Embedded Definition)’。
7. 在文本框中输入定义。
8. 点击 ‘ 实例 ’ 标签并按 ‘ 生成字符串 ’ 按钮。
3.3 加密
文件可以加密后包括在网表中,以防止用户看到可能涉及版权的工艺。
使用 Secnrypt 程序对所有必需的文件进行加密。详细说明请参阅 Secnrypt 用户手册 。
这些函数也可嵌入 (例如,SQRT(ABS(-1)))。
4.1.1 函数
函数 描述 方程
ABS(x) 绝对函数返回任何数字的绝对值。 N/A
ACOS(z) z 的反余弦或余弦值 ( 即 , cos-1) 。
2n + 1
2n ! - -------------------
------------------- z
--- –
2
2 n! 2n + 1
2n 2
-
n=0
ASIN(z) z 的逆正弦或圆弧正弦 ( 即 , sin-1) 。
2n + 1
2n ! - -------------------
------------------- z
2n
2 n!
2 2n + 1
-
n=0
ATAN(z) z 的反正切或圆弧切线 ( 即 , tan-1) 。
n 2n + 1
–1 z
---------------------------
2n + 1
-
n=0
CEIL(x) 返回大于 x 的最接近整数(例如,上舍入 ). N/A
COS(x) x 的余弦 .
n
–1
------------- x 2n
2n !
n=0
COSH(x) x 的双曲余弦。
2n
x
-------------
2n !
n=0
EXP(x) 指数函数被定义为 : ex 其中 e 被定义为常
n
x-----
数 , 2.718… .
n!
n=0
FLOOR(x) 返回小于 x 的最接近整数(例如,下舍入 ) N/A
INT(x) 返回 x 的整数部分。 N/A
JN(, x) 第一类贝塞尔函数 (用 J(x) 表示)是贝塞
m 2m +
–1
尔微分方程的解,对于负非整数 ,它们在 J x =
--------------------------------------- --x-
m! m + + 1 2
原点 (x = 0) 时为有限的,在 x 接近零时则 m=0
分散。 此处
n = n – 1 !
n
ROUND(x) ROUND 函数将任何数字四舍五入到小数点后 N/A
ROUND(x, n) 的 n 数 (例如,ROUND (1.2345,3)等于
1.235)。如果没有指定 n,默认精度是小数
位 0。
SIN(x) x 的正弦。
n
– 1 - 2n + 1
---------------------
2n + 1 !
x
n=0
SINH(x) x 的双曲正弦。
2n + 1
x
---------------------
2n + 1 !
-
n=0
SQRT(x) x1/2
一个数的平方根 (e.g., x ).
TAN(x) x 的切线 (B 是 Bernoulli 数)。
2 2 – 1B x
n – 1 2n 2n 2n – 1
–1
2n
------------------------------------------------------------------------------------------
2n !
n=1
2n
------------------------------------------------------------------
2n !
n=1
4.1.2 运算符
运算符 说明 用法
> 或 >> 大于运算符。用于确定表达式 A 是否大于表 A > B
达 B。
>= 大于或等于运算符。用于确定表达式 A 是否 A >= B
大于或等于表达式 B。
= = 相等运算符。用于确定两个表达式是否相 A == B
同。
!= 不等式的运算符。确定两个表达式是否不 A != B
相等。
< or << 小于运算符。用于确定表达式 A 是否小于 A < B
表达式 B。
<= 小于或等于运算符。确定表达式 A 是否小 A <= B
于或等于表达式 B。
&& 逻辑运算符 AND。如果操作两边的两个表达 A && B
式都是 true (1),则返回一个 true 布尔语
句 (1)。
|| 逻辑运算符 OR。如果任一表达式为 true(1) A || B
返回一个 true 布尔语句 (1)。
IIF IIF 语句。这可以作为一个switch语句来返 IIF(A>10, 20, 30)
回不同的值,取决于语句中的表达式是否
为 true。 如果 A 大于 10,则返回值是 20。否则,
返回值是 30。
? 三元运算符。这类似于 IIF 语句,可以用来 A>10?“greater”:“less than or
返回不同的值(或表达式),取决于运算符 equal”
之前的语句求值。
如果 A 大 于 10, 返 回值 将 是
“greater”。 否则 , 返回值将是 “less
than or equal”。