Professional Documents
Culture Documents
KỸ THUẬT SỐ
Giới thiệu môn học
Mục đích:
- Trang bị cho sinh viên phương pháp phân tích, thiết kế, chế tạo một hệ thống số;
các kiến thức phần cứng, phần mềm, mối liên hệ giữa phần cứng, phần mềm.
* Đối tượng: Đại học Công nghệ thông tin,An toàn thông tin, Khoa học máy
tính
* Thời lượng: 2 tín chỉ
- Lý thuyết : 26 tiết
- Kiểm tra : 2 tiết
- Thí nghiệm: 2 tiết
* Điểm thành phần:
- Chuyên cần : 10%
- Kiểm tra : 10%
- Thí nghiệm : 10%
- Thi kết thúc học phần : 70%
Chương 1: Hệ đếm
Chương 2: Đại số Boole và các phương pháp biểu diễn hàm
Chương 3: Cổng logic
Chương 4: Mạch logic tổ hợp
Chương 5: Mạch logic tuần tự
Phần
Bước Chia Được Dư Bước Nhân KQ
nguyên
1 22/2 11 0 LSB 1 0.125 x 2 0.25 0
2 11/2 5 1 2 0.25 x 2 0.5 0
3 5/2 2 1 3 0.5 x 2 1 1
4 2/2 1 0 4 0x2 0 0
5 1/2 0 1 MSB LSB: Least Significant Bit
MSB: Most Significant Bit
Kết quả biểu diễn nhị phân: 10110.001
Bài tập: chuyển số 83.8710 sang số nhị phân
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Hệ đếm (9)
Đổi một biểu diễn trong hệ bất kì sang hệ 10
Công thức chuyển đổi:
N10 a n 1 r n 1 a n 2 r n 2 .... a 0 r 0 a 1 r 1 .... a m r m
Thực hiện lấy tổng vế phải sẽ có kết quả cần tìm. Trong biểu
thức trên, ai và r là hệ số và cơ số hệ có biểu diễn.
Ví dụ: Chuyển 1101110.102 sang hệ thập phân
N10 1 26 1 25 0 24 1 23 1 22 1 21 0 20 1 21 0 22
64 32 0 8 4 2 0 0.5 0 110.5
Đổi các số từ hệ nhị phân sang hệ cơ số 8, 16
Nhóm các cặp 3(hoặc 4 bit) từ bit LSB lại thành từng nhóm,
chuyển nhóm đó sang Octal (hoặc hex). Nếu nhóm cuối thiếu
bit thì thêm 0 vào cho đủ nhóm.
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Hệ đếm (10)
Số nhị phân có dấu
Sử dụng một bit dấu: ‘0’ là dương (+), ‘1’ là âm (-). VD: số 6:
00000110, số -6: 10000110.
Sử dụng phép bù 1: Lấy bù 1 các bit trị số (đảo của các bit).
VD: số 4: 00000100, số -4: 111111011.
Sử dụng phép bù 2: Số dương là số nhị phân không bù, số âm
được biểu diễn qua bù 2 (bù 1 cộng 1).
Bù 2 theo phương pháp xen kẽ: từ bit LSB, dịch về bên trái, giữ
nguyên các bit cho đến gặp bit 1 đầu tiên và lấy bù các bit còn
lại. Bit dấu giữ nguyên.VD: số 4: 00000100, số -4: 111111100.
VD. Tìm bù 1 và bù 2 của các số sau:
10010101; 01101011; 10110111
Nội dung
Đại số Boole
Các phương pháp biểu diễn hàm Boole
Các phương pháp rút gọn hàm
Tp ABC
0 000
1 001
3 011
f X n 1,..., X 0 a i Mi
i 0
ai = ‘0’ hoặc ‘1’. Đối với một hàm: mintex là bù của maxtex.
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Đại số Boole và các phương pháp biểu diễn hàm(6)
Bài tập: Tối giản hàm sau theo phương pháp đại số:
f A D BD BCD ACD ABC
CỔNG LOGIC
Nội dung
Các cổng logic và các tham số chính
Các họ cổng logic
Giao tiếp giữa các cổng logic cơ bản
Các cổng logic và các tham số chính
Cổng logic cơ bản
Một số cổng ghép thông dụng
Logic dương và logic âm
Các tham số chính
0 0 0 L L L
&
0 1 0 L H L
A A 0
B f B 0 0 f
0 1 0 0 H L L
C C
1 1 1 H H H
Chuẩn ANSI Chuẩn IEEE Theo giá trị logic Theo mức logic
• Cổng OR
• Hàm ra của cổng OR 2 và nhiều biến vào như sau:
0 0 0 L L L
A A 0 >=1 0 1 1 L H H
B f B 0 0 f
C C
0
1 0 1 H L H
1 1 1 H H H
Chuẩn ANSI Chuẩn IEEE
Theo giá trị logic Theo mức logic
• Cổng NOT
• Hàm ra của cổng NOT: f A
Ký hiệu cổng NOT
Bảng trạng thái cổng NOT
A f A f
A f A f
0 1 L H
f f
A A 1 0 H L
Theo giá trị logic Theo mức logic
Chuẩn ANSI Chuẩn IEEE
A A
Dạng xung ra
0 0 1 L L H
A A 0 & 0 1 1 L H H
B f B 0 0 f
C C
0 1 0 1 H L H
1 1 0 H H L
Chuẩn ANSI Chuẩn IEEE Theo giá trị logic Theo mức logic
0 0 1 L L H
>=1
0 1 0 L H L
A A 0
f f
B B 0
0
0
1 0 0 H L L
C C
1 1 0 H H L
Chuẩn ANSI Chuẩn IEEE Theo giá trị logic Theo mức logic
F AB B AB
Ký hiệu cổng XOR Bảng trạng thái cổng XOR 2 lối vào
A
f A 0 =1
0 f A B f A B f
B B 0
0 0 0 L L L
A A 0 =1 0 1 1 L H H
B f B 0 0 f
C C
0 1 0 1 H L H
1 1 0 H H L
Chuẩn ANSI Chuẩn IEEE Theo giá trị logic Theo mức logic
0 0 1 L L H
A A 0 = 0 1 0 L H L
B f B 0 0 f
C C
0
1 0 0 H L L
1 1 1 H H H
Chuẩn ANSI Chuẩn IEEE
Theo giá trị logic Theo mức logic
• Nội dung:
• Khái niệm chung
• Phân tích mạch logic tổ hợp
• Thiết kế mạch logic tổ hợp
• Mạch mã hóa và giải mã
• Bộ hợp kênh và phân kênh
• Mạch số học
• Mạch tạo và kiểm tra chẵn lẻ
• Đơn vị số học và logic (ALU)
• Hazzards
xn-1 Ym-1
Thể loại của mạch logic tổ hợp rất phong phú. Phạm vi ứng dụng
của chúng cũng rất rộng.
A AB
A B F=AB
AB 0 0 0
A F
B
0 1 1
1 0 1
B AB
1 1 0
f A B A B = AB hay f AB A AB B
• Từ hình vẽ, ta lập được bảng TT.
• Hàm F tương đương với đầu ra cổng cộng khác dấu
• Mạch mã hóa:
• Mã hoá: dùng văn tự, ký hiệu,mã để biểu thị đối tượng.
• Bộ mã hoá là mạch điện thao tác mã hoá, có nhiều bộ mã hoá khác
nhau, bộ mã hoá nhị phân, bộ mã hoá nhị - thập phân, bộ mã hoá ưu
tiên v.v.
• Mã nhị phân n bit có 2n trạng thái, có thể biểu thị 2n tín hiệu. Để tiến
hành mã hoá N tín hiệu, cần sử dụng n bit sao cho 2n ≥ N.
• Một số loại mã thông dụng
• Mã BCD và mã dư 3
• Mã Gray
• Mã chẵn, lẻ
• Mạch mã hoá
• Mạch mã hoá từ thập phân sang BCD 8421
• Mạch mã hoá ưu tiên
Ứng dụng: để truyền dẫn tín hiệu,không dùng tính toán trực tiếp.
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ 51
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Mạch logic tổ hợp(11) Thập phân Gray Gray Dư 3
0 0000 0010
• Mã Gray: còn được gọi là mã cách 1, là 1 0001 0110
loại mã mà các tổ hợp mã kế nhau chỉ 2 0011 0111
khác nhau duy nhất 1 bit. Loại mã này 3 0010 0101
không có tính trọng số. Do đó, giá trị
4 0110 0100
thập phân đã được mã hóa chỉ được
5 0111 1100
giải mã thông qua bảng mã mà không
6 0101 1101
thể tính theo tổng trọng số như đối
với mã BCD. 7 0100 1111
8 1100 1110
• Mã Gray có thể được tổ chức theo 9 1101 1010
nhiều bit. Bởi vậy, có thể đếm theo mã 10 1111 1011
Gray. 11 1110 1001
• Tương tự như mã BCD, ngoài mã Gray 12 1010 1000
chính còn có mã Gray dư-3. 13 1011 0000
14 1001 0001
15 1000 0011
Đối với LED, mỗi đoạn là một Diode phát quang và khi có dòng điện
đi qua đủ lớn (5 đến 30 mA) thì đoạn tương ứng sẽ sáng.
Ngoài 7 đoạn sáng chính, mỗi LED cũng có thêm Diode để hiển thị
dấu phân số khi cần thiết. LED có hai loại chính: LED Anôt chung và
Ktốt chung, logic của tín hiệu điều khiển hai loại này là ngược nhau.
Vcc
Anôt chung:Tất cả cực dương của các phân đoạn LED được nối
chung nhau và nối với chân có logic là 1 (mức cao).
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ 59
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Mạch logic tổ hợp(18)
a
• Mạch giải mã 7 đoạn
b
• 4 lối vào và 7 lối ra. f
• MUX là chuyển mạch điện tử dùng các tín hiệu điều khiển để điều khiển sự
nối mạch của lối ra với 1 trong số 2n lối vào.
• MUX được dùng như 1 phần tử vạn năng để xây dựng những mạch tổ hợp
khác.
Y B.A.D0 B.A.D1 X X H L
B.A.D 2 B.A.D3 L L L D0
• Kênh được chọn phụ L H L D1
thuộc tín hiệu điều
khiển H L L D2
H H L D3
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
B A G Y
• IC 74LS153: gồm 2 bộ
ghép kênh 4 đường dữ
liệu (C0, C1, C2, C3), 1
đường ra Y. Hai bộ ghép
kênh có chung 2 đầu vào
điều khiển A, B, mỗi bộ
ghép kênh đều có đầu
vào cho phép riêng.
Mạch thuộc họ logic TTL,
chân 16 là nguồn nuôi
VCC: + 5V, chân 8 là đất
(GND): 0V
a) Y1
D
Y2
B A Y0 Y1 Y2 Y3 Y3
0 0 D 0 0 0
B A
0 1 0 D 0 0 D Y0
1 0 0 0 D 0
Y1
1 1 0 0 0 D
b)
Y2
Y0 A.B.D, Y1 A.B.D
Y3
Y2 A.B.D, Y3 A.B.D B
A
Ci Ai .Bi Ci
• Hình vẽ là sơ đồ khối và sơ đồ logic của HA
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Mạch logic tổ hợp(24)
Ai Si
• Hình vẽ là sơ đồ khối và sơ a)
đồ logic của HA. HA
Bi Ci
• Ta có:
Ai
Si Ai Bi XOR Bi
Si
Ci Ai .Bi
b)
AND
Ci
XOR
• Mạch toàn tổng (Full Adder - FA): Mạch logic thực hiện phép cộng hai số nhị
phân 1 bit có lối nhớ đầu vào
• Mạch có 3 đầu vào:
• Ai là chữ số cột thứ i của số A.
• Bi là chữ số cột thứ i của số B.
• Ci-1 là bit nhớ của trọng số nhỏ hơn liền kề chuyển đến
• Mạch có 2 đầu ra:
• Si là kết quả phép cộng ở cột thứ i.
• Ci là bit nhớ sang trọng số lớn hơn kế tiếp.
• Bảng trạng thái của FA được trình bày ở bảng sau:
Gi Pi
Ai Bi Ci 1 a) Mạch điện
Si
Ai Bi
b) Ký hiệu
• Mạch cộng nhị phân song song: ghép nhiều bộ cộng hai số nhị một bit lại
với nhau để thực hiện phép cộng hai số nhị phân nhiều bit.
Si S2 S1 S0
Bộ Bộ Bộ Bộ
toàn toàn toàn toàn
CRi CVi CR2
tổng tổng CV2 CR1 tổng CV1 CR0 tổng CV0
bi ai b2 a2 b1 a1 b0 a0
• Để giảm bớt mức độ phức tạp của mạch, trong thực tế người ta
thường sản xuất bộ tổng 4 bit. Muồn cộng nhiều bit, có thể hợp nối
tiếp một vài bộ tổng một bit theo phương pháp nêu trên.
• Bộ cộng thông dụng hiện nay là 7483. IC này được sản xuất theo hai
loại: 7483 và 7483A với logic vào, ra khác nhau.
• Mạch so sánh: Trong các hệ thống số, đặc biệt là trong máy tính, thường
thực hiện việc so sánh hai số.
• Hai số cần so sánh có thể là các số nhị phân, có thể là các ký tự đã mã
hoá nhị phân.
• Mạch so sánh có thể hoạt động theo kiểu nối tiếp hoặc theo kiểu song
song. Trong phần này ta sẽ nghiên cứu bộ so sánh theo kiểu song song.
• Bộ so sánh bằng nhau
• Bộ so sánh bằng nhau 1 bit
• Bộ so sánh bằng nhau 4 bit
• Bộ so sánh
• Bộ so sánh 1 bit
• Bộ so sánh 4 bit (So sánh lớn hơn)
g3 a3 b3 , g 2 a2 b2 , g1 a1 b1 , g 0 a0 b0
Bảng trạng thái của mạch so sánh Mạch điện của bộ so sánh 1 bit
ai bi f< f= f> ai
bi f<
0 0 0 1 0
0 1 1 0 0 f=
1 0 0 0 1
1 1 0 1 0 f>
f a i . bi
f a i bi
• Biểu thức đầu ra: f a i . bi
• Mạch tạo và kiểm tra chẵn lẻ: Có nhiều phương pháp mã hoá dữ liệu để
phát hiện lỗi và sửa lỗi khi truyền dữ liệu từ nơi này sang nơi khác. Phương
pháp đơn giản nhất là thêm một bit vào dữ liệu được truyền đi sao cho số
chữ số 1 trong dữ liệu luôn là chẵn hoặc lẻ. Bit thêm vào đó được gọi là bit
chẵn/lẻ.
• Để thực hiện được việc truyền dữ liệu theo kiểu đưa thêm bit chẵn, lẻ
vào dữ liệu chúng ta phải:
• Xây dựng sơ đồ tạo được bit chẵn, lẻ để thêm vào n bit dữ liệu.
• Xây dựng sơ đồ kiểm tra hệ xem đó là hệ chẵn hay lẻ với (n + 1) bit
ở đầu vào (n bit dữ liệu, 1 bit chẵn/lẻ).
Lối vào đk
Ví dụ (1)
Ví dụ: Q2/Z1
Khi đang ở trạng thái trong Q1 dưới
sự tác động của tín hiệu vào là X1 thì
sẽ chuyển lên trạng thái kế tiếp là Q2
và cho tín hiệu ra thu được là Z1
• Phân loại:
• Theo chức năng làm việc của của các lối vào điều khiển:
• Trigơ 1 lối vào như trigơ D, T;
• Trigơ 2 lối vào như trigơ RS, trigơ JK.
• Theo phương thức hoạt động:
• Trigơ không đồng bộ
• Trigơ đồng bộ, có hai loại: trigơ thường và trigơ chính-phụ
(Master-Slave).
TRIGƠ
S
Q
NAND
R Q
B
Q
NB Q=0 NA Qk=1 NB S B Q
* Q=1 Qk=0
S=0 R=0 S=0
(1+0=1)
Bảng TT của trigơ RS
S R Qk Mod hoạt động
Tổ hợp nhớ tức bảo lưu kết quả của Q 0 0 Q Nhớ
0 1 0 Xóa
1 0 1 Lập
1 1 X Cấm
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Mạch logic tuần tự(11)
• Tri gơ RS không đồng bộ:
2) S=0,R=1
R
* Q=0 NB Q=1 NA Qk=0 NB
Qk=1
A Q
S=0 R=1 S=0
(0+0=0) (1+1=1)
NB Q=0 NA Qk=0 NB S B Q
* Q=1 Qk=1
S=0 R=1 S=0
(1+0=1)
Bảng TT của trigơ RS
S R Qk Mod hoạt động
Tổ hợp xóa tức là không phụ thuộc 0 0 Q Nhớ
vào Q 0 1 0 Xóa
1 0 1 Lập
1 1 X Cấm
NB Q=0 NA Qk=1 NB S B Q
* Q=1 Qk=0
S=1 R=0 S=1
(1+1=1)
Bảng TT của trigơ RS
S R Qk Mod hoạt động
Tổ hợp LẬP tức là Qk luôn bằng 1 0 0 Q Nhớ
mà không phụ thuộc vào Q 0 1 0 Xóa
1 0 1 Lập
1 1 X Cấm
NB Q=0 NA Qk=0 NB S B Q
* Q=1 Qk=0
S=1 R=1 S=1
(1+1=1)
Bảng TT của trigơ RS
S R Qk Mod hoạt động
Tổ hợp CẤM 0 0 Q Nhớ
0 1 0 Xóa
1 0 1 Lập
1 1 X Cấm
C
R Q R Q S Q
QK = S+ R .Q
Phương trình đặc trưng :
RS = 0 (Điều kiện để tránh tổ hợp cấm)
Bảng TT của trigơ RS
S R Qk Mod hoạt động Phương trình trạng thái (Bìa các nô)
0 0 Q Nhớ SR
00 01 11 10
0 1 0 Xóa Q
1 0 1 Lập 0 0 1 X 1
1 1 X Cấm
1 1 1 X 1
R 0
Q
t1 t2 t3 t4
S Q S Q
C C
R Q R Q
•Mạch điện:
R R S
S
Q Q
C
C
Q Q
S S
R R
- Khi C = 1: RS NAND
Hoạt động của RS đồng bộ giống
C S R Qk Chế độ
hoàn toàn hoạt động của RS không
đồng bộ. 0 X X Q Nhớ
1 0 0 Q Nhớ
1 0 1 0 Xóa
1 1 0 1 Lập
1 1 1 X Cấm
0/
• Ứng dụng: thường dùng làm bộ ghi dịch dữ liệu hay bộ chốt dữ liệu.
•Mạch điện:
D S D R
Q Q
Q Q
R S
- Khi D = 0:
S/R/ = 10, SR = 01: xóa Qk = 0 Q
- Khi D = 1: R
C C
Q Q
•Mạch điện:
D S
Q D R
Q
C C
Q
R Q
S
+ Nếu D = 0:
S/R/ = 10, SR = 01: xóa Qk = 0
+ Nếu D = 1:
S/R/ = 01, SR = 10: lập Qk = 1
D đồng bộ hoạt động giống D không đồng bộ.
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
131
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Mạch logic tuần tự(25)
Trigơ D – D đồng bộ
• Hoạt động (D dùng cổng NOR):
- Khi C = 1: D R
Q
SR = 00: Qk = Q C
- Khi C = 0: S Q
+ Nếu D = 0:
SR = 01: xóa Qk = 0
+ Nếu D = 1:
SR = 10: lập Qk = 1
D đồng bộ hoạt động giống D không đồng bộ.
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
132
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Mạch logic tuần tự(26)
Trigơ D – D đồng bộ
• Bảng trạng thái:
D đồng bộ dùng NAND D đồng bộ dùng NOR
(sườn dương) (sườn âm)
C D Qk C D Qk
0 x Q 1 x Q
1 0 0 0 0 0
1 1 1 0 1 1
Giản đồ xung:
C
D
Q
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA 133
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Mạch logic tuần tự (27)
• Trigơ T: là loại trigơ có môt lối vào điều khiển T. Mỗi khi có xung tới lối vào T
thì lối ra Q sẽ thay đổi trạng thái.
• Phương trình đặc trưng: QK = TQ+ TQ = T Q
• Sơ đồ khối: T
T TQ
k
T Q T Q Q =TQ+TQ
C
Q Q
Q TQ
Q
Bảng trạng thái Bảng TT rút gọn Đồ hình trạng thái
T Q Qk 1/
0 0 0 T Qk
0 1 1
0 Q 0/ 0 1 0/
1 0 1
1 1 0 1 Q_
J Q J Q
C C
K Q K Q
J Q J Q
Sơ đồ khối
C C
K Q K Q
•Mạch điện:
NAND NOR
(Xung clock C kích thích sườn Dương) (Xung clock C kích thích sườn Âm)
J S K R
Q
Q
C C
Q J S Q
K R
JQ/
J S =1⇒S=0
Q
C 1
Q
K R=1⇒R=0
KQ
- Khi C = 1: C
+ Nếu JK = 10: Q
K R
TH1: Giả sử ban đầu Q = 0, Q/ = 1:
K = 0 nên R/ = 1; Q/ = 1 nên S/ = 0
S/R/ = 01, SR = 10: Lập Qk = 1; Qk/ = 0
TH2: Giả sử ban đầu Q = 1, Q/ = 0:
K = 0 nên R/ = 1; Q/ = 0 nên S/ = 1
S/R/ = 11, SR = 00: Qk = Q = 1; Qk/ = 0
Như vậy, Qk = 1, Qk/ = 0
⇒tổ hợp Lập
- Khi C = 1: C 1
+ Nếu JK = 11: Q
TH1: Giả sử ban đầu Q = 0, Q/ = 1: K R=Q/⇒R=Q
Q
Q = 0 nên R/ = 1; Q/ = 1 nên S/ = 0
S/R/ = 01, SR = 10: Lập Qk = 1; Qk/ = 0 Bảng TT của trigơ
RS
TH2: Giả sử ban đầu Q = 1, Q/ = 0: Mod hoạt
S R Q
k
động
Q/ = 0 nên S/ = 1; Q = 1 nên R/ = 0
0 0 Q Nhớ
S/R/ = 10, SR = 01: Xóa Qk = 0; Qk/ = 1 0 1 0 Xóa
Như vậy, Qk = Q/, Qk/ = Q➡ tổ hợp ĐẢO 1 0 1 Lập
( đây là sự khác biệt và ưu thế hơn trigo RS) 1 1 X Cấm
- Khi C = 0: Q
C
+ Nếu JK = 10, J/K/ = 01:
S Q
J
TH1: Giả sử ban đầu Q = 0, Q/ = 1:
K/ = 1 nên R = 0; Q = 0 nên S = 1
K/ = 1 nên R = 0; Q = 1 nên S = 0
Q/ = 1 nên R = 0; Q = 0 nên S = 1
Q/ = 0 nên R = 1; Q = 1 nên S = 0
J 1 1 0 0 0 1 1 0
0 0 1 0 1 1 0
K 0
0 Nhớ
Q 0
Lập Lập Xoá Nhớ Nhớ Đảo Đảo Nhớ
•Mạch điện:
T S
T R
Q
Q
C
C
Q
S Q
R
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA 147
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Trigơ T đồng bộ
• Hoạt động (T dùng cổng NAND):
T S
- Khi C = 0: Q
S/R/ = 11, SR = 00: Qk = Q
C
- Khi C = 1:
+ Nếu T = 0, JK = 00: Qk = Q Q
+ Nếu T = 1, JK = 11: Qk = Q/ R
T
Bảng TT của trigơ T
Q 0 1
T Q Qk Mod hoạt
•Phương trình đặc trưng: 0 0 1 động
0 0 0 Nhớ
Q = TQ
k
1 1 0 0 1 1 Nhớ
1 0 1 Đảo
1 1 0 Đảo
C
1 1 1 1
T 0
1
Q 0
Đảo Đảo Nhớ Đảo Đảo
C
> TRIGƠ > TRIGƠ
MASTER SLAVE
Q
Mạch fb Y Trigơ loại
JK RS X logic tổ Y
hợp
Q
Biến một trigơ đã cho thành trigơ cần tìm khác loại.
Bài toán chuyển đổi từ trigơ Y cho trước thành trigơ X cần tìm là bài
toán xây dựng các mạch logic tổ hợp, có:
- đầu vào: X, Q
- đầu ra: Y = f(X,Q)
Q Qk S R J K D T
0 0 0 X 0 X 0 0
0 1 1 0 1 X 1 1
1 0 0 1 X 1 0 1
1 1 X 0 X 0 1 0
K
R JK R Q
Q
Q 00 01 11 10
>
0 x x 0 0 J S Q Q
1 0 1 1 0 R K.Q
C
H ↓ L L Q Q/
H ↓ L H L H
H ↓ H L H L
1 2 3 4 5 6 7
H ↓ H H Q/ Q
CLK1 CLR1 K1 VCC CLK2 CLR2 J2
L L X X H H
L H X X H L
H L X X L H
1 2 3 4 5 6 7 H H ↑ L L H
CLK1
CCCLR1 D1 CLK1 PR1 Q1 Q1 GND
H H ↑ H H L
Trigơ D: IC 7474- IC này gồm hai trigơ D có lối vào xóa CRL và lối
vào lập PR, hoạt động tại sườn dương của xung Clock
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
160
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Giới thiệu một số loại IC trigơ thông dụng (3)
K1 Q1 Q1 GND K2 Q2 Q 2 J2
16 15 14 13 12 11 10 9 PR CLR CLK J K Qk Qk/
L L X X X H H
L H X X X H L
H L X X X L H
H H ↓ L L Q Q/
H H ↓ L H L H
1 2 3 4 5 6 7 8
H H ↓ H L H L
CLK1 PR1 CLR1 J1 VCC CLK2 PR2 CLR2
H H ↓ H H Q/ Q
Trigơ JK: IC 7476- IC này gồm 16 chân, hai trigơ JK có lối vào xóa
CLR và lối vào lập PR, hoạt động tại sườn âm của xung Clock.
www.ptit.edu.vn GIẢNG VIÊN: TS. MAI THỊ NGHĨA
161
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ
BÀI GIẢNG MÔN
KỸ THUẬT SỐ
Z
J0 Q0 J1 Q1
> >
X
1 K1 Q1
K0 Q0
Clock
Clock
1. 1.Định nghĩa
1.Bộ đếm
• Bộ đếm là một mạch tuần tự tuần hoàn có một lối vào đếm và
một lối ra, mạch có số trạng thái trong bằng chính hệ số đếm
(ký hiệu là Md).
• Dưới tác dụng của tín hiệu vào đếm, mạch sẽ chuyển từ trạng
thái trong này đến một trạng thái trong khác theo một thứ tự
nhất định.
• Cứ sau Md tín hiệu vào đếm mạch lại trở về trạng thái xuất
phát ban đầu.
Q0 Q1 Qn-1
...
Xd / 0 Xd / 0 Xd / 0 Xd / 0 Xd / 0
Xđ Bộ đếm Y
Xđ / 0 Xđ / 0
Mđ 1 Xđ / 0 2 Xđ / 0 Mđ-2 Mđ-1
0
... Xđ / 1
p0 p1 pm-1
Đếm tiến
Phân theo hướng đếm
Đếm lùi
M = 2N
Phân theo hệ số đếm
Bộ M 2N
đếm
Không lập trình
Phân theo cách tạo M
Lập trình
Mã nhị phân
Mã NBCD
Z
1 J Q J1 Q1 J 2 Q2
0 0
1 K Q K1 Q1 K 2 Q2
0 0
C
* Nhận xét: - Bộ đếm sử dụng 3 trigơ
- Clock C điều khiển cả 3 trigơ bộ đếm đồng bộ
1 K Q K1 Q1 K 2 Q2
J0 K0 1
0 0
B3: Phương trình hàm kích:
C
J1 K1 Q0
J 2 K 2 Q0 .Q1
B4: Phương trình chuyển đổi trạng thái: Q k J.Q K.Q
C Q2 Q1 Q0 Q k2 Q1k Q 0k Z
1/0 1/0 1/0
1 0 0 0 0 0 1 0 0 1 2 3
2 0 0 1 0 1 0 0 1/1 1/0
1/0 1/0 1/0
3 0 1 0 0 1 1 0 7 6 5 4
4 0 1 1 1 0 0 0
Chức năng:
5 1 0 0 1 0 1 0 -Bộ đếm Mod 8
6 1 0 1 1 1 0 0 -Tính chất: Đồng bộ
7 1 1 0 1 1 1 0 -Hướng đến:Thuận
-Trigo gì? Trigo JK
8 1 1 1 0 0 0 1
-
0 0 0 0
1 1 1 1
Z
J 0 Q0 J1 Q1
1 K Q 1 K Q
0 0 1 1
Z
J 0 Q0 J1 Q1
1 K Q 1 K Q
0 0 1 1
1 J Q 1 1
0 0 J1 Q1 J 2 Q2
C
1 K Q 1 K Q 1 K Q
0 0 1 1 2 2
B1: C0 C , C1 Q 0 , C 2 Q1 B2: J 0 K 0 1 , J1 K1 1, J 2 K 2 1
1 J Q J1 Q1 1J Q
0 0 2 2 J 3 Q3
C
1 K Q 1 K Q1 1 K Q 1 K Q3
0 0 1 2 2 3
1 J Q J1 Q1 1J Q
0 0 2 2 J 3 Q3
C
1 K Q 1 K Q1 1 K Q 1 K Q3
0 0 1 2 2 3
B1: C0 C , C1 Q 0 , C 2 Q1 , C3 Q0
B2: J0 K0 1 J1 Q3 , K1 1
J2 K2 1 J3 Q2 .Q1 , K3 1
12
13
14 15 0 1 2 3 4 11 10
1/1
9 8 7 6 5
1 2 3 4 5 6 7 8 9 10
C
Q0
Q1
Q2
Q3
NX: Bộ đếm mod 10, thuận, không đồng bộ, sử dụng tri gơ JK, có khả năng tự khởi
động sau tối đa 02 chu kỳ clock.
1 2 3 4 5 6 7 8 9 10
C
Q0
Q1
Q2
Q3
1 2 3 4 5 6 7 8 9 10
C
Q0
Q1
Q2
Q3
0 1 2 3
Z
1/1
Q0 0 1
Q1
0 0 0
B2: Md 4 :cần dùng 2 trigơ, sử dụng loại JK. 1 0 1
1/1
Q0k Q0
J1 K1 Q0
J 0 K 0 1
Z
1 J Q J1 Q1
0 0
1 K Q K1 Q1
0 0
1/1
Q2 Q1 Q0 Q k2 Q1k Q 0k J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 0 0 1 X X 1 X 1
1 0 0 0 0 0 X 1 0 X 0 X
Q0k Q2 .Q0
J 0 Q2 J1 Q0 J 2 Q1.Q0
, , Q1k Q0 .Q1 Q0 .Q1 Q1 Q0
K 0 1 1
K Q 0 K 2 1
Qk2 Q2 .Q1.Q0
Q2 Q1 Q0 Q k2 Q1k Q 0k
1 0 1 0 1 0
1 1 0 0 1 0
1 1 1 0 0 0
J 0 Q0 J1 Q1 J 2 Q2
1 K Q K1 Q1 1K Q
0 0 2 2
+ Nếu đúng sườn xung nhịp, Q k có giá trị như trong bảng chuyển đổi trạng thái
+ Nếu không đúng sườn xung nhịp, giá trị Q k là tuỳ chọn (x)
+ Chú ý đưa Q k về dạng phương trình đặc trưng để tìm các đầu vào kích.
1/1
Mã hoá trạng thái:
7 6 5 4 000 001 010 011
1 2 3 4 5 6 7 8
C
Q0 Chỉ chọn C
1 2 3 4 5 6 7 8 9
C
Q0
Q1
Q2
Q 0k Q1k Q k2
Q1Q0 Q1Q0 Q1Q0
Q2 00 01 11 10 Q2 00 01 11 10 Q2 00 01 11 10
0 1 0 0 1 0 X 1 0 X 0 X X 1 X
1 1 0 0 1 1 X 1 0 X 1 X X 0 X
1 J Q 1 1
0 0 J1 Q1 J 2 Q2
C
1 K Q 1 K Q 1 K Q
0 0 1 1 2 2
Q 0k Q1k Q k2
Q1Q0 Q1Q0 Q1Q0
Q2 00 01 11 10 Q2 00 01 11 10 Q2 00 01 11 10
0 1 0 0 1 0 X 1 0 X 0 0 0 1 0
1 0 X X X 1 X X X X 1 0 X X X
J 0 Q0 J1 Q1 J 2 Q2
1 K Q 1 K Q 1K Q
0 0 1 1 2 2
CLK - UP
CLK - DOWN 74192, 74193
CLEAR
PA PB PC PD L
(MSB)
- Sơ đồ:
Mod 4