‫اﻟﻘﺳم ‪ 2 :‬ھك‬ ‫ﺛﺎﻧوﯾﺔ ‪ :‬راﺋد ﺣﻣدي ﺑن ﯾﺣﻲ_ ﺳﯾدي ﻋﯾﺳﻰ‬

‫اﻷﺳـﺗـﺎذ ‪ :‬رﻏـﯾـوي ﺣﺳن‬

‫اﻟﻣوﺿوع ‪ :‬اﻟﻌﻨﺎﺻﺮ اﻟﻤﻨﻄﻘﯿﺔ ﻓﻲ اﻟﺪارات اﻟﻤﻨﺪﻣﺠﺔ‬

‫إﻧﺠﺎز ﻧﻈﺎم ﻣﻌﯿﻦ و اﻟﺘﺤﻜﻢ ﻓﯿﮫ ﯾﺤﺘﺎج إﻟﻰ إﺣﺪى اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺎت اﻟﺜﻼﺛﺔ ‪:‬‬
‫‪ :‬ﺗﺴﺘﺨﺪم ﻋﻨﺎﺻﺮ ﻣﻨﻄﻘﯿﺔ ھﻮاﺋﯿﺔ ‪.‬‬ ‫‪ -‬اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ اﻟﮭﻮاﺋﯿﺔ‬
‫‪ -‬اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ اﻟﻜﮭﺮﺑﺎﺋﯿﺔ ‪ :‬ﺗﺴﺘﺨﺪم ﻋﻨﺎﺻﺮ ﻣﻨﻄﻘﯿﺔ ﻛﮭﺮﺑﺎﺋﯿﺔ ‪.‬‬
‫‪ -‬اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ اﻹﻟﻜﺘﺮوﻧﯿﺔ ‪ :‬ﺗﺴﺘﺨﺪم ﻋﻨﺎﺻﺮ ﻣﻨﻄﻘﯿﺔ إﻟﻜﺘﺮوﻧﯿﺔ ‪.‬‬

‫‪ *-‬ﺟﺪول اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺎت اﻟﻤﻮﺟﻮدة ‪:‬‬

‫إن إﻧﺠﺎز ﺟﮭﺎز ﻛﻮﻣﺒﯿﻮﺗﺮ ﯾﺘﻄﻠﺐ ﻋﺪد ﻛﺒﯿﺮ ﻣﻦ اﻟﺒﻮاﺑﺎت اﻟﻤﻨﻄﻘﯿﺔ وﻟﮭﺬا وﺟﺐ ﻋﻠﯿﻨﺎ أن ﻧﺴﺘﻌﻤﻞ اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺎ‬
‫اﻹﻟﻜﺘﺮوﻧﯿﺔ ﺑﺪﻻ ﻣﻦ اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺎ اﻟﮭﻮاﺋﯿﺔ و اﻟﻜﮭﺮﺑﺎﺋﯿﺔ ﻟﺼﻐﺮ ﺣﺠﻤﮭﺎ وﻗﻠﺔ ﻛﻠﻔﺘﮭﺎ وﺳﺮﻋﺔ إﺳﺘﺠﺎﺑﺘﮭﺎ و ﻛﺬﻟﻚ‬
‫ﻗﻠﺔ إﺳﺘﻄﺎﻋﺘﮭﺎ اﻟﻤﺴﺘﮭﻠﻜﺔ ‪.‬‬
‫‪ *-‬اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ اﻹﻟﻜﺘﺮوﻧﯿﺔ ‪:‬‬
‫ھﻨﺎك ﻋﺪة ﺗﻜﻨﻮﻟﻮﺟﯿﺎت ﺑﺎﻟﻨﺴﺒﺔ ﻟﻠﺘﻜﻨﻮﻟﻮﺟﯿﺎ اﻹﻟﻜﺘﺮوﻧﯿﺔ ﻟﻜﻦ ﻧﺘﻄﺮق ﻓﻲ ﺑﺮﻧﺎﻣﺠﻨﺎ إﻟﻰ‬
‫ﺗﻜﻨﻮﻟﻮﺟﯿﺘﯿﻦ وھﻤﺎ ‪:‬‬
‫‪ -1‬اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ﻣﻦ ﻧﻮع ‪DATA-BOOK TTL.doc. ( transistor – transistor logique ) TTL‬‬
‫‪ -2‬اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ﻣﻦ ﻧﻮع ‪(complémentaire métal-oxide semi-cmducteur) CMOS‬‬
‫‪DATA BOOK COMPLE.pdf DATA-BOOK CMOS.doc.‬‬
‫*‪ -‬اﻟﻔﺮق ﺑﯿﻦ اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺘﯿﻦ ﯾﻜﻤﻦ ﻓﻲ ﻧﻮع اﻟﻤﻘﺤﻞ ) اﻟﺘﺮﻧﺰﺳﺘﻮر( اﻟﻤﺴﺘﻌﻤﻞ ﻟﺘﻜﻮﯾﻦ ﻛﻞ ﻣﻨﮭﻤﺎ ‪.‬‬
‫‪ **-‬ﺗﺮﻣﯿﺰ اﻟﺘﺴﻤﯿﺔ ) ‪: (code de désignation‬‬
‫‪ -1‬اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ﻣﻦ ﻧﻮع ‪ SN7400N : TTL‬و ‪SN74LS00N‬‬

‫‪1‬‬
‫‪medjedel.com‬‬
 ‫‪، CD 40 xx‬‬ ‫‪,‬‬ ‫‪SN74CxxN‬‬ ‫‪ -2‬اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ﻣﻦ ﻧﻮع ‪: CMOS‬‬
‫‪CD 40 xxx = CD 45 xx ,‬‬ ‫‪SN74HCxxN‬‬

‫ﺟﺪول ﯾﺒﯿﻦ ﺧﺼﺎﺋﺺ اﻟﺪارﺗﯿﻦ اﻟﻤﻨﺪﻣﺠﺘﯿﻦ ‪ TTL‬و ‪) (standard ) CMOS‬اﻟﻤﺴﺘﻮي( ‪:‬‬

‫اﻟﺘﻌﺮﯾﻒ ﺑﺒﻌﺾ ﻋﺎﺋﻼت ‪ TTL‬و ‪CMOS‬‬

‫‪2‬‬
‫‪medjedel.com‬‬
 ‫ﻧﺸﺎط ﺗﻘﻮﯾﻤﻲ‬
‫ﻟﺘﻜﻦ ﻟﺪﯾﻚ اﻟﻌﻨﺎﺻﺮ اﻟﻤﻨﺪﻣﺠﺔ اﻟﺘﺎﻟﯿﺔ ‪:‬‬
‫‪CD 40 00 , CD 40 08 , SN7401 , SN7406 , SN74LS09‬‬
‫‪SN74LS32 , SN74LS83 , SN74AS00 , SN74AS32 , SN74F00 , SN74S10,‬‬
‫‪SN74S09 , SN74C08 , SN74C240 , SN74HC32 , SN74HC10‬‬
‫‪SN7482 , SN7486 , SN74HCT08‬‬
‫‪ -1‬ﻋﯿﻦ اﻟﺪارات ذات اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ‪ CMOS‬و ذات اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ‪. TTL‬‬
‫‪ -2‬ﻣﺎذا ﺗﻤﺜﻞ ﻛﻞ دارة ﻣﻦ ھﺬه اﻟﺪارات ؟‬
‫‪ -3‬إذا أردت أن ﺗﻨﺠﺰ طﺎرح ﻣﺴﺘﻌﻤﻼ اﻟﺒﻮاﺑﺎت اﻟﻤﻨﻄﻘﯿﺔ‪.‬‬
‫ﻓﻤﺎھﻲ اﻟﺪارات اﻟﺘﻲ ﺗﺴﯿﻄﯿﻊ أن ﺗﺴﺘﻌﻤﻠﮭﺎ ؟‬
‫‪ -4‬إذا أردت أن ﺗﻨﺠﺰ ﺟﺎﻣﻊ ﻣﺴﺘﻌﻤﻼ اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ﻟﺠﺎﻣﻊ ذو ‪ bits 4‬ﻓﻤﺎھﻲ اﻟﺪارة اﻟﻤﺨﺘﺎرة ؟‬
‫‪ -5‬ﻧﺮﯾﺪ أن ﻧﻨﺠﺰ دارة ﺗﺴﺘﻄﯿﻊ أن ﺗﻘﻮم ﺑﺠﻤﻊ ﻋﺪدﯾﻦ ﻓﻲ اﻟﻨﻈﺎم اﻟﺜﻨﺎﺋﻲ واﻟﻠﺬان ﯾﺘﻜﻮن ﻛﻞ ﻣﻨﮭﻤﺎ ﻣﻦ رﻗﻤﯿﻦ‬
‫ﻓﻲ اﻟﻨﻈﺎم اﻟﻌﺸﺮي ﺑﺈﺳﺘﻌﻤﺎل اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ﻟﺠﺎﻣﻊ ذو ‪. bits 4‬‬
‫‪ 1-5‬ﻣﺎھﻮ ﻋﺪد اﻟﺪارات اﻟﻤﻨﺪﻣﺠﺔ اﻟﻤﺴﺘﻌﻤﻠﺔ ؟‬
‫‪ 2-5‬أرﺳﻢ اﻟﺪارة اﻟﻤﻮاﻓﻘﺔ ﺑﺈﺳﺘﻌﻤﺎل اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ اﻟﻤﺨﺘﺎرة ‪.‬‬
‫‪ 3-5‬أﻧﺠﺰ اﻟﺪارة ﺑﺎﻟﻤﺤﺎﻛﺎت ﻣﺴﺘﻌﻤﻼ ﻣﻘﻠﺪ )‪. (WEB‬‬

‫ﺣﻞ اﻟﻨﺸﺎط اﻟﺘﻘﻮﯾﻤﻲ‬

‫‪ -1‬ﺗﻌﯿﯿﻦ اﻟﺪارات ذات اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ‪ CMOS‬و ذات اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ‪. TTL‬‬
‫‪ 1-1‬اﻟﺪارات ذات اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ‪ CMOS‬ھﻲ ‪CD 40 00 , CD 40 08 :‬‬
‫‪SN74C08 , SN74C240 , SN74HC32 , SN74HC10 , SN74HCT08‬‬

‫‪ 2-1‬اﻟﺪارات ذات اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺔ ‪ TTL‬ھﻲ ‪SN7401 , SN7406 , SN74LS09 :‬‬

‫‪, SN74AS00 , SN74AS32 , SN74F00 , SN74S10,‬‬
‫‪SN74S09 , SN7482 , SN7486 , SN74LS32 , SN74LS83‬‬

‫‪DATA BOOK COMPLE.pdf:‬‬ ‫‪ -2‬ﺗﻤﺜﯿﻞ ﻛﻞ دارة ﻣﻦ ھﺬه اﻟﺪارات‬

‫‪ : CD 40 00‬ﺑﻮاﺑﺘﯿﻦ ‪ NOR‬ذات ‪ 3‬ﻣﺪاﺧﻞ‬
‫‪ : CD 40 08‬ﺟﺎﻣﻊ ﻛﺎﻣﻞ ذو ‪. bits 4‬‬
‫‪ 4 : SN74C08 , SN74HCT08‬ﺑﻮاﺑﺎت ‪ NAND‬ذات ﻣﺪﺧﻠﯿﻦ ‪.‬‬
‫‪ 4 : SN74C86 , SN7486‬ﺑﻮاﺑﺎت ‪ EX-OR‬ذات ﻣﺪﺧﻠﯿﻦ ‪.‬‬
‫‪ 4 : SN74HC32 , SN74AS32 , SN74LS32‬ﺑﻮاﺑﺎت ‪ OR‬ذات ﻣﺪﺧﻠﯿﻦ ‪.‬‬
‫‪ 3 : SN74HC10 , SN74S10‬ﺑﻮاﺑﺎت ‪ NAND‬ذات ‪ 3‬ﻣﺪاﺧﻞ ‪.‬‬
‫‪ 4 : SN74LS09 , SN74S09‬ﺑﻮاﺑﺎت ‪ AND‬ذات ﻣﺪﺧﻠﯿﻦ ‪.‬‬
‫‪ 6 : SN7406‬ﺑﻮاﺑﺎت ‪ 6 ) NON‬ﻋﻮاﻛﺲ( ‪.‬‬
‫‪ 4 : SN7401‬ﺑﻮاﺑﺎت ‪ NAND‬ذات ﻣﺪﺧﻠﯿﻦ‬
‫‪ 4 : SN74F00 , SN74AS00‬ﺑﻮاﺑﺎت ‪ NAND‬ذات ﻣﺪﺧﻠﯿﻦ ‪.‬‬
‫‪ : SN74LS83‬ﺟﺎﻣﻊ ﻛﺎﻣﻞ ذو ‪. bits 4‬‬
‫‪ : SN7482‬ﺟﺎﻣﻊ ﻛﺎﻣﻞ ذو ‪. bits 2‬‬

‫‪3‬‬
‫‪medjedel.com‬‬
 ‫‪ -3‬اﻟﺪارات اﻟﺘﻲ أﺳﯿﻄﯿﻊ أن أﺳﺘﻌﻤﻠﮭﺎ ﻹﻧﺠﺎز طﺎرح ﻣﺴﺘﻌﻤﻼ اﻟﺒﻮاﺑﺎت اﻟﻤﻨﻄﻘﯿﺔ ھﻲ ‪:‬‬
‫‪ SN7486‬أو ‪ SN74C86‬و ‪ SN7406‬و ‪ SN74LS09‬أو ‪SN74S09‬‬
‫و ‪ SN74HC32‬أو ‪ SN74AS32‬أو ‪. SN74LS32‬‬

‫‪ - - 4‬إذا أردت أن أﻧﺠﺰ ﺟﺎﻣﻊ ﻣﺴﺘﻌﻤﻼ اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ﻟﺠﺎﻣﻊ ذو ‪ bits 4‬ﻓﺈن اﻟﺪارة اﻟﻤﺨﺘﺎرة ھﻲ ‪:‬‬
‫‪ CD 40 08‬أو ‪SN74LS83‬‬

‫‪ -5‬إﻧﺠﺎز ﺟﺎﻣﻊ ذو ‪: bits 4‬‬

‫‪ 1-5‬ﻋﺪد اﻟﺪارات اﻟﻤﻨﺪﻣﺠﺔ اﻟﻤﺴﺘﻌﻤﻠﺔ ھﻮ ‪:‬‬
‫إن اﻟﺠﺎﻣﻊ ﯾﻌﻤﻞ ﻓﻲ اﻟﻨﻈﺎم اﻟﺜﻨﺎﺋﻲ ‪ ،‬إذن ﻣﻦ أﺟﻞ ﻣﻌﺮﻓﺔ ﻋﺪد اﻟﺪارات اﻟﻤﺴﺘﻌﻤﻠﺔ ﻧﺤﻮل أﻛﺒﺮ ﻋﺪد‬
‫ﻧﺮﯾﺪ ﺟﻤﻌﮫ ﻣﻦ اﻟﻨﻈﺎم اﻟﻌﺸﺮي إﻟﻰ اﻟﻨﻈﺎم اﻟﺜﻨﺎﺋﻲ ﻟﻜﻲ ﻧﻌﺮف ﻋﺪد ‪ bits‬اﻟﺘﻲ ﯾﺘﻜﻮن ﻣﻨﮭﺎ ھﺬا اﻟﻌﺪد ‪.‬‬
‫‪ *-‬ﻧﻼﺣﻆ أن أﻛﺒﺮ ﻋﺪد ھﻮ اﻟﻌﺪد )‪ (99‬واﻟﺬي ﯾﺘﻤﺜﻞ ﻓﻲ اﻟﻨﻈﺎم اﻟﺜﻨﺎﺋﻲ ﻛﻤﺎ ﯾﻠﻲ )‪. (1100011‬‬
‫‪ *-‬ﻧﻼﺣﻆ أن اﻟﻌﺪد ﻓﻲ اﻟﻨﻈﺎم اﻟﺜﻨﺎﺋﻲ ﯾﺘﻜﻮن ﻣﻦ ‪ 7‬أرﻗﺎم وﻣﻨﮫ ﻋﺪد اﻟﺪارات ﯾﻜﻮن دارﺗﯿﻦ ﻣﻦ‬
‫ﻣﻦ ﻧﻮع ‪ CD 40 08‬أو دارﺗﯿﻦ ﻣﻦ ﻧﻮع ‪. SN74LS83‬‬

‫‪werkbench\EWB512‬‬ ‫‪ 2-5‬رﺳﻢ اﻟﺪارة اﻟﻤﻮاﻓﻘﺔ ﺑﺈﺳﺘﻌﻤﺎل اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ اﻟﻤﺨﺘﺎرة ) ‪. (CD 00 08‬‬

‫‪4‬‬
‫‪medjedel.com‬‬
 ‫اﻟﻘﺳم ‪ 2 :‬ھك‬ ‫ﺛﺎﻧوﯾﺔ ‪ :‬ﺣﻣدي ﺑن ﯾـﺣـﻲ _ ﺳﯾدي ﻋﯾﺳﻰ‬
‫اﻷﺳﺘﺎذ ‪ :‬ح ‪ .‬رﻏﯿﻮي‬ ‫اﻟﻣوﺿوع ‪ :‬اﻟﻌﻨﺎﺻﺮ اﻟﻤﻨﻄﻘﯿﺔ ﻓﻲ اﻟﺪارات اﻟﻤﻨﺪﻣﺠﺔ‬

‫‪ *-‬ﺟﺪول اﻟﺘﻜﻨﻮﻟﻮﺟﯿﺎت اﻟﻤﻮﺟﻮدة ‪:‬‬

‫‪ *-‬ﺟﺪول ﯾﺒﯿﻦ ﺧﺼﺎﺋﺺ اﻟﺪارﺗﯿﻦ اﻟﻤﻨﺪﻣﺠﺘﯿﻦ ‪ TTL‬و ‪) (standard ) CMOS‬اﻟﻤﺴﺘﻮي( ‪:‬‬

‫‪ *-‬اﻟﺘﻌﺮﯾﻒ ﺑﺒﻌﺾ ﻋﺎﺋﻼت ‪ TTL‬و ‪: CMOS‬‬

‫‪5‬‬ ‫ﻣﻼﺣﻈﺔ ‪ :‬ھﺬه اﻟﻮرﻗﺔ ﺗﺴﻠﻢ إﻟﻰ اﻟﺘﻼﻣﯿﺬ‬

‫‪medjedel.com‬‬
 ‫اﻟﻘﺳم ‪ 2 :‬ھك‬ ‫ﺛﺎﻧوﯾﺔ ‪ :‬ﺣﻣدي ﺑن ﯾﺣﻲ _ ﺳﯾدي ﻋﯾﺳﻰ‬
‫اﻷﺳـﺗـﺎذ ‪ :‬رﻏﯾوي ﺣﺳن‬
‫اﻟــﺠـــﺎﻣـــﻊ واﻟﻄﺎرح‬

‫اﻹﺷﻜﺎﻟﯿﺔ ‪:‬‬
‫إن اﻟﻌﻤﻠﯿﺎت اﻟﺤﺴﺎﺑﯿﺔ اﻟﻄﻮﯾﻠﺔ واﻟﻤﻌﻘﺪة و ﺧﺎﺻﺔ ﻓﻲ اﻟﺒﻨﻮك ﯾﻜﻮن إﺟﺮاؤھﺎ ﻣﻦ طﺮف اﻟﻤﻮظﻒ طﻮﯾﻞ‬
‫اﻟﻤﺪة و ﻣﻌﺮض ﻟﻠﺨﻄﺄ ‪ ،‬ﻓﻤﺎھﻲ إذن اﻟﻮﺳﯿﻠﺔ اﻟﻤﺴﺘﻌﻤﻠﺔ ﻹﺟﺮاء ﻋﻤﻠﯿﺎت ﺣﺴﺎﺑﯿﺔ ﻓﻲ أﺳﺮع وﻗﺖ وﺑﺪﻗﺔ ؟‬
‫‪ *-‬إﻧﮭﺎ اﻵﻟﺔ اﻟﺤﺎﺳﺒﺔ ‪.‬‬
‫إﻧﺠﺎز اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ﻟﻠﺠﺎﻣﻊ ‪:‬‬
‫إﻧﺠﺎز اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ﻟﻨﺼﻒ اﻟﺠﺎﻣﻊ ‪:‬‬
‫اﻟﺒﺤﺚ ﻋﻦ ﺟﺪول اﻟﺤﻘﯿﻘﺔ ‪:‬‬

‫رﺳﻢ ﺟﺪاول ﻛﺎرﻧﻮ وﻛﺘﺎﺑﺔ اﻟﻤﻌﺎدﻻت اﻟﻤﻨﻄﻘﯿﺔ ‪:‬‬ ‫رﺳﻢ ﺟﺪول اﻟﺤﻘﯿﻘﺔ ‪:‬‬

‫رﺳﻢ اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ‪:‬‬

‫إﻧﺠﺎز اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ﻟﻠﺠﺎﻣﻊ ‪:‬‬

‫اﻟﺒﺤﺚ ﻋﻦ ﺟﺪول اﻟﺤﻘﯿﻘﺔ ‪:‬‬
‫ﻋﺪد اﻟﻤﺪاﺧﻞ ‪ 3‬وھﻲ ‪A , B , r-1 :‬‬
‫ﻋﺪد اﻟﻤﺨﺎرج ‪ 2‬و ھﻲ ‪S , r :‬‬

‫‪1‬‬
‫‪medjedel.com‬‬
 ‫ﺟﺪاول ﻛﺎرﻧﻮ وﻛﺘﺎﺑﺔ اﻟﻤﻌﺎدﻻت اﻟﻤﻨﻄﻘﯿﺔ ‪:‬‬ ‫ﺟﺪول اﻟﺤﻘﯿﻘﺔ ‪:‬‬

‫‪crocodile\additioneur a 4 bits.CKT:‬‬ ‫اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ‬

‫‪2‬‬
‫‪medjedel.com‬‬
 ‫إﻧﺠﺎز اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ﻟﻠﻄﺎرح ‪:‬‬
‫إﻧﺠﺎز اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ﻟﻨﺼﻒ اﻟﻄﺎرح ‪:‬‬
‫اﻟﺒﺤﺚ ﻋﻦ ﺟﺪول اﻟﺤﻘﯿﻘﺔ ‪:‬‬

‫رﺳﻢ ﺟﺪاول ﻛﺎرﻧﻮ وﻛﺘﺎﺑﺔ اﻟﻤﻌﺎدﻻت اﻟﻤﻨﻄﻘﯿﺔ ‪:‬‬ ‫رﺳﻢ ﺟﺪول اﻟﺤﻘﯿﻘﺔ ‪:‬‬

‫رﺳﻢ اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ‪:‬‬

‫إﻧﺠﺎز اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ ﻟﻠﻄﺎرح ‪:‬‬

‫اﻟﺒﺤﺚ ﻋﻦ ﺟﺪول اﻟﺤﻘﯿﻘﺔ ‪:‬‬
‫ﻋﺪد اﻟﻤﺪاﺧﻞ ‪ 3‬وھﻲ ‪A , B , C-1 :‬‬
‫ﻋﺪد اﻟﻤﺨﺎرج ‪ 2‬و ھﻲ ‪Q , C :‬‬

‫‪medjedel.com‬‬
 ‫ﺟﺪاول ﻛﺎرﻧﻮ وﻛﺘﺎﺑﺔ اﻟﻤﻌﺎدﻻت اﻟﻤﻨﻄﻘﯿﺔ ‪:‬‬ ‫ﺟﺪول اﻟﺤﻘﯿﻘﺔ ‪:‬‬

‫‪crocodile\soustracteur a 4 bits.CKT:‬‬ ‫اﻟﺪارة اﻟﻤﻨﻄﻘﯿﺔ‬

‫‪4‬‬
‫‪medjedel.com‬‬
‫درس ﻓﻲ ﻣﺎدة اﻟﺗﻧﻛﻧوﻟوﺟﯾﺎ ﻷﻗﺳﺎم اﻟﺳﻧﺔ اﻟﺛﺎﻧﯾﺔ ﺗﻘﻧﻲ رﯾﺎﺿﻲ‪ -‬ھﻧدﺳﺔ ﻛﮭرﺑﺎﺋﯾﺔ ‪-‬‬

‫ﻣﺑﺎدئ أوﻟﯾﺔ ﻓﻲ اﻟﻣﻧطق اﻟﻣﺑرﻣﺞ‬

‫‪ -1‬اﻟﻣﻘﺎرن اﻟﻣﻧطﻘﻲ‬
‫‪ -2‬اﻟﺟﺎﻣﻊ‬
‫‪ -3‬اﻟطﺎرح‬
‫‪ -4‬اﻟﻣﺗﻣﻣﺔ‬
‫‪ -5‬اﻟﻣﻧطق ذات ﻣﻣﺳﺎت‬
‫اﻟدارات اﻟﺣﺳﺎﺑﯾﺔ اﻟﻣﻧطﻘﯾﺔ ھﻲ ﻋﺑﺎرة ﻋن دارات ﺧﺎﺻﺔ ﺗﺗﻛون ﻣن ﻣﺟﻣوﻋﺔ ﻣن اﻟﺑواﺑﺎت اﻟﻣﻧطﻘﯾﺔ‬
‫اﻟﺗﻲ ﺗﺳﻣﺢ ﻟﻧﺎ ﺑﺎﻟﻘﯾﺎم ﺑﺎﻟﻌﻣﻠﯾﺎت اﻟﻣﻌروﻓﺔ)اﻟﺟﻣﻊ‪ ،‬اﻟطرح‪ ،‬اﻟﻣﻘﺎرﻧﺔ‪(. .‬‬

‫‪ -1‬اﻟﻣﻘﺎرن اﻟﻣﻧطﻘﻲ‪:‬‬
‫ﻟﯾﻛن ‪ B ، A‬ﻋددان)ﺻﺣﯾﺣﺎن‪،‬ﻣوﺟﺑﺎن( ﻓﻲ اﻟﻧظﺎم اﻟﺛﻧﺎﺋﻲ ‪ .‬و ﻟﯾﻛن ‪ An‬أﺑﯾﺎت اﻟﻌدد ‪ A‬و ‪ Bn‬أﺑﯾﺎت‬
‫اﻟﻌدد ‪B‬‬
‫اﻟﻣﻘﺎرن ﻋﺑﺎرة ﻋن دارة ﻣﻧطﻘﯾﺔ ذات ﻣدﺧﻠﯾن ‪ B ، A‬و ﺛﻼﺛﺔ ﻣﺧﺎرج ‪ I ، E ، S‬ﺑﺣﯾث ‪:‬‬
‫إذا ﻛﺎن ‪ B < A‬ﻧﺣﺻل ﻋﻠﻰ ‪1 = S‬‬
‫إذا ﻛﺎن ‪ B > A‬ﻧﺣﺻل ﻋﻠﻰ ‪1 = I‬‬
‫إذا ﻛﺎن ‪ B = A‬ﻧﺣﺻل ﻋﻠﻰ ‪1 = E‬‬
‫اﻟﺗﺻﻣﯾم اﻟﻣﻧطﻘﻲ‪:‬‬ ‫اﻟﻣﻌﺎدﻻت اﻟﻣﻧطﻘﯾﺔ‪:‬‬ ‫ﺟدول اﻟﺣﻘﯾﻘﺔ‪:‬‬
‫‪A0‬‬ ‫‪S‬‬ ‫‪A0‬‬ ‫‪B0‬‬ ‫‪S‬‬ ‫‪E‬‬ ‫‪I‬‬
‫‪S=A0.B0‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬
‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪0‬‬
‫‪E‬‬ ‫‪I=A0.B0‬‬
‫‪B0‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪1‬‬
‫‪E=A0.B0+A0.B0=A0+ B0‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪0‬‬
‫‪1‬‬
‫‪I‬‬
 ‫‪ -2‬ﻧﺻف اﻟﺟﺎﻣﻊ و اﻟﺟﺎﻣﻊ اﻟﻛﺎﻣل‪:‬‬
‫أ‪ -‬ﻧﺻف اﻟﺟﺎﻣﻊ‪:‬‬
‫ﻧﺻف اﻟﺟﺎﻣﻊ ﻋﺑﺎرة ﻋن دارة ﻣﻧطﻘﯾﺔ ذات ﻣدﺧﻠﯾن ‪ B ، A‬و ﻣﺧرﺟﯾن ‪ ، C ، S‬ﺑﺣﯾث ھذه اﻟدارة ﺗﻘوم‬
‫ﺑﻌﻣﻠﯾﺔ اﻟﺟﻣﻊ ﺑﯾن ﺑﯾﺗﯾن)‪ (2bits‬دون اﻷﺧد ﺑﻌﯾن اﻻﻋﺗﺑﺎر اﻟﺑﺎﻗﻲ اﻟﻧﺎﺗﺞ ﻋن اﻟﺑﯾﺗﯾن اﻟﺳﺎﺑﻘﯾن‪.‬‬
‫اﻟﺗﺻﻣﯾم اﻟﻣﻧطﻘﻲ‪:‬‬ ‫اﻟﻣﻌﺎدﻻت اﻟﻣﻧطﻘﯾﺔ‪:‬‬ ‫ﺟدول اﻟﺣﻘﯾﻘﺔ‪:‬‬
‫‪A0‬‬
‫‪S‬‬ ‫‪S=A0.B0 + A0.B0 = A0 + B0‬‬ ‫‪A0‬‬ ‫‪B0‬‬ ‫‪S‬‬ ‫‪C‬‬

‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬

‫‪C= A0.B0‬‬
‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬
‫‪C‬‬
‫‪B0‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪0‬‬
‫‪1‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬

‫ب‪ -‬وﺣدة اﻟﺟﻣﻊ ) اﻟﺟﺎﻣﻊ اﻟﻛﺎﻣل ( ‪:‬‬

‫وﺣدة اﻟﺟﻣﻊ ﻋﺑﺎرة ﻋن دارة ﻣﻧطﻘﯾﺔ ﺗﻘوم ﺑﻌﻣﻠﯾﺔ اﻟﺟﻣﻊ ﺑﯾن ﺑﯾﺗﯾن)‪ An (2bits‬و ‪ Bn‬و اﻟﺑﺎﻗﻲ اﻟﻧﺎﺗﺞ‬
‫ﻋن اﻟﺑﯾﺗﯾن اﻟﺳﺎﺑﻘﯾن‪.‬‬
 ‫اﻟﻣﻌﺎدﻻت اﻟﻣﻧطﻘﯾﺔ‪:‬‬ ‫ﺟدول اﻟﺣﻘﯾﻘﺔ‪:‬‬
‫)‪Sn= Cn-1 + (An + Bn‬‬ ‫‪An‬‬ ‫‪Bn‬‬ ‫‪Cn-1‬‬ ‫‪Sn‬‬ ‫‪Cn‬‬
‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬
‫)‪Cn= An.Bn + Cn-1(An + Bn‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬
‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬
‫‪0‬‬ ‫‪1‬‬
‫اﻟﺗﺻﻣﯾم اﻟﻣﻧطﻘﻲ‪:‬‬
‫‪1‬‬ ‫‪1‬‬ ‫‪0‬‬

‫‪Cn-1‬‬
‫‪0‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪0‬‬

‫‪Sn‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬

‫‪An‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬
‫‪1‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪1‬‬

‫‪Cn‬‬
‫‪Bn‬‬
‫½ﺟﺎﻣﻊ‬ ‫اﻟﻣﺧطط اﻟﻣﻧطﻘﻲ ﻟوﺣدة اﻟﺟﻣﻊ ﺑواﺳطﺔ دارة ﻧﺻف اﻟﺟﺎﻣﻊ‪:‬‬
‫½ﺟﺎﻣﻊ‬ ‫‪C n-1‬‬ ‫‪sn‬‬
‫½ ﻊﻣ ﺎﺟ‬

‫‪An‬‬
‫½ ﻊﻣ ﺎﺟ‬ ‫‪cn‬‬
‫‪Bn‬‬
 ‫‪ -3‬دارة ﻧﺻف اﻟطﺎرح و اﻟطﺎرح اﻟﻛﺎﻣل‪:‬‬
‫أ‪ -‬ﻧﺻف اﻟطﺎرح‬
‫ﻧﺻف اﻟطﺎرح ﻋﺑﺎرة ﻋن دارة ﻣﻧطﻘﯾﺔ ﺗﻘوم ﺑﻌﻣﻠﯾﺔ اﻟطرح ﺑﯾن ﺑﯾﺗﯾن)‪ (2bits‬ﺑدون اﻷﺧد ﺑﻌﯾن اﻹﻋﺗﺑﺎر‬
‫اﻟﺑﺎﻗﻲ اﻟﻧﺎﺗﺞ ﻋن اﻟﺑﯾﺗﯾن اﻟﺳﺎﺑﻘﯾن‪.‬‬
‫اﻟﺗﺻﻣﯾم اﻟﻣﻧطﻘﻲ‪:‬‬ ‫اﻟﻣﻌﺎدﻻت اﻟﻣﻧطﻘﯾﺔ‪:‬‬ ‫ﺟدول اﻟﺣﻘﯾﻘﺔ‪:‬‬
‫‪S=A0.B0 + A0.B0 = A0 + B0‬‬ ‫‪A0‬‬ ‫‪B0‬‬ ‫‪S‬‬ ‫‪C‬‬
‫‪A0‬‬
‫‪S‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬
‫‪C= A0.B0‬‬
‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬
‫‪0‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪1‬‬
‫‪C‬‬
‫‪B0‬‬
‫‪1‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪0‬‬

‫أ‪ -‬وﺣدة اﻟطرح)اﻟطﺎرح اﻟﻛﺎﻣل(‪:‬‬

‫ﻧﺳﻣﻲ وﺣدة اﻟطرح ﺑﺎﻟدارة اﻟﻣﻧطﻘﯾﺔ اﻟﺗﻲ ﺗﻘوم ﺑﻌﻣﻠﯾﺔ اﻟطرح ﺑﯾن ﺑﯾﺗﯾن)‪ (2bits‬ﻣﻊ اﻷﺧد ﺑﻌﯾن‬
‫اﻹﻋﺗﺑﺎر اﻟﺑﺎﻗﻲ اﻟﻧﺎﺗﺞ ﻋن اﻟﺑﯾﺗﯾن اﻟﺳﺎﺑﻘﯾن‬
 ‫اﻟﻣﻌﺎدﻻت اﻟﻣﻧطﻘﯾﺔ‬ ‫ﺟدول اﻟﺣﻘﯾﻘﺔ‬
‫)‪Sn= Cn-1 + (An + Bn‬‬ ‫‪An‬‬ ‫‪Bn‬‬ ‫‪Cn-1‬‬ ‫‪Sn‬‬ ‫‪Cn‬‬

‫)‪Cn= An.Bn + Cn-1(An + Bn‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬

‫‪1‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬
‫اﻟﺗﺻﻣﯾم اﻟﻣﻧطﻘﻲ‪:‬‬
‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪1‬‬
‫‪1‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬
‫‪Cn‬‬ ‫‪Sn‬‬
‫‪-1‬‬ ‫‪0‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪1‬‬
‫‪An‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪0‬‬
‫‪0‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪0‬‬ ‫‪1‬‬
‫‪Cn‬‬
‫‪1‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪1‬‬ ‫‪1‬‬

‫‪Bn‬‬
‫½طﺎرح‬ ‫اﻟﻣﺧطط اﻟﻣﻧطﻘﻲ ﻟوﺣدة اﻟطرح ﺑواﺳطﺔ دارة ﻧﺻف اﻟطﺎرح‪:‬‬
‫½طﺎرح‬ ‫‪Sn‬‬
‫‪C‬‬
‫‪n -1‬‬ ‫حر ﺎﻃ‬ ‫½‬

‫‪An‬‬
‫حر ﺎﻃ‬ ‫½‬ ‫‪Cn‬‬
‫‪Bn‬‬
‫ال تنسى زيارة موقع امجدل التعليمي‬