《数字电路与逻辑设计》

贺利芳
E-mail：hlf_cqupt@126.com
第4章 集成触发器
 集成触发器概述
具有记忆功能、能够存储数字信息，是构成时序逻辑
电路的主要存储单元，也是数字系统中常见的一种基本单
元电路。
 触发器定义
能够存储一位二进制信号的基本单元电路。

集成触发器的种类很多，本章主要介绍集成触发器的
逻辑功能以及它们的工作特性。

1
第4章 集成触发器
 4.1 基本RS触发器
 4.2 钟控触发器
 4.2.1 钟控RS触发器
 4.2.2 钟控D触发器
 4.2.3 钟控JK触发器
 4.2.4 钟控T和T’触发器
 4.2.5 触发器的转换
 4.2.6 电位触发方式
 4.3 主从JK触发器
 4.3.1 主从JK触发器的工作原理
 4.3.2 主从JK触发器的一次翻转
 4.4 边沿触发器
 4.4.1 下降沿JK触发器
 4.4.2 维持-阻塞D触发器
 4.4.3 CMOS触发器 2
第4章 集成触发器
 重点和大纲

 掌握触发器的分类和逻辑功能，重点掌握主从型、边沿
型触发器的特点和应用。
①从电路结构分：基本RS触发器；同步（钟控）触发器；
主从触发器；边沿触发器。
②从逻辑功能分：RS触发器；JK触发器；D触发器；T
触发器；T’触发器。
③应用：画工作波形；SSI时序逻辑电路分析和设计。
④重点掌握：各种触发器之间的相互转换。

3
4.1 基本RS触发器

 1 基本RS触发器电路组成和工作原理

 2 基本RS触发器描述方法

要求：
1. 了解与非门构成的基本RS触发器的电路组成，掌握其工作
原理和动作特点。
2. 熟练掌握触发器的若干描述方法及其相互转换。

4
4.1 基本RS触发器
 基本RS触发器的组成（P115）

SD ＆ G2 RD ≥1
Q Q

＆ ≥1
RD Q SD Q
G1
(a) 基本RS触发器电路 (b)

两个输入端：S D和 RD 当Q  0 、Q  1时，称触发器状态为0

 
 

两个输出端：Q和Q 
当Q  1 、Q  0时，称触发器状态为1

5
4.1 基本RS触发器 SD ＆ G2
Q

 基本RS触发器的工作原理（P116）

＆
RD Q
G1

当 RD  0 ，SD  1 时，则 Q  1 , Q  0 , 触发器置0 。

当 RD  1 ，SD  0 时，则 Q  0 , Q  1 , 触发器置1 。

当 RD  1 ，SD  1 时，触发器状态保持不变，触发器具有保持功能。

当 RD  0 ，S D  0 时，则 Q  1 , Q  1 , 触发器两输出端均为1。如果
RD  0 和 S D  0 以后同时发生由0至1的变化，则两个与非门输出都要由
1向0转换，这就出现了所谓竞争现象。此时，出现逻辑混乱，触发器不
允许发生这种现象。
6
4.1 基本RS触发器
 基本RS触发器的功能

SD  1 , RD  0  触发器被置0

SD  0 , RD  1  触发器被置1

SD  1 , RD  1  触发器状态保持

SD  0 , RD  0  触发器状态不确定
SD S Q
 基本RS触发器的逻辑符号（P116） RD R Q

RD－SD 触发器 或 置0置1触发器 基本RS触发器逻辑符号

S D ：置1端 或 置位（SET）端

RD ：置0端 或 复位（RESET）端

7
4.1 基本RS触发器
 1、状态转移真值表（P116）
将触发器的次态Qn+1、现态Qn以及输入信号之间的逻辑关系用表格
的形式表示出来，这种表格就称为状态转移真值表，简称状态表。

基本RS触发器状态转移真值表 现态Qn ：触发器作用之前触

发器的原稳定状态。
RD SD Qn Q n1
次态Qn+1 ：触发器作用之后触
0 1 0 0
发器的新稳定状态。
0 1 1 0
1 0 0 1 简化真值表
1 0 1 1 RD SD Q n1
1 1 0 0 0 1 0
1 1 1 1 1 0 1
0 0 0 1 1 Qn
不允许
0 0 1 0 0 不允许
8
4.1 基本RS触发器
 2、特征方程（状态方程）（P116）
触发器逻辑功能还可以用逻辑函数表达式来描述。描述触
发器逻辑功能的函数表达式称为特征方程或状态转移方程，简
称状态方程。
基本RS触发器状态转移真值表
SD RD
n n 1 00 01 11 10
RD SD Q Q Qn
0 1 0 0 0 × 1 0 0
0 1 1 0
1 × 1 1 0
1 0 0 1
1 0 1 1 基本触发器卡诺图
1 1 0 0
1 1 1 1  Q n1  S D  RDQ n

0 0 0  S D  RD  1 （约束条件）
不允许
0 0 1 9
4.1 基本RS触发器
 3、状态转移图和激励表（P117）

描述触发器的逻辑功能还可以采用状态转移图和激励表
（又称驱动表）两种方法。二者描述了触发器由当前状态Qn
转移至所要求的下一状态Qn+1时，对输入信号的要求。

RD  1 ，SD  0 基本触发器激励表
RD  × RD  1 状态转移 激励输入
SD  1 SD  ×
Q n  Q n1 RD SD
0 1
0 0 × 1
0 1 1 0
RD  0 ，SD  1
1 0 0 1
基本触发器状态转移图 1 1 1 ×

10
4.1 基本RS触发器
 4、工作波形（P117）

工作波形又称时序图，它反映了触发器的输出状态随时
间和输入信号变化的规律，是实验中可观察到的波形。

RD

SD

不定
Q
Q
不定

基本RS触发器工作波形 11
4.1 基本RS触发器
 基本RS触发器的优点

① 电路简单，是构成各种触发器的基础。
 基本RS触发器的缺点

① 输出受输入信号直接控制，输入信号有变化，输出也随
之改变，因此抗干扰性较差。
② 有约束条件，使用起来有一定不方便之处。

12
4.1 基本RS触发器
 应用实例：基本RS触发器组成的3人抢答电路
+5 V
GA
QA DA
& UoA 330
KA FA SA K
R

R R
GB
QB DB 330
& UoB

KB FB S R

R R
QC
GC
DC
& UoC 330
KC FC S R

R R

13
4.2 钟控触发器
由两个门电路交叉耦合构成的触发器，只要输入信号发
生变化，触发器状态就会根据其逻辑功能发生相应的变化。
但在实际应用中，常常需要触发器的输入（ RD 及 SD）仅作为
触发器发生状态变化的转移条件，不希望触发器状态随输入
信号的变化而立即发生相应变化，而是要求在钟控脉冲信号
（CP）的作用下，触发器状态根据当时的输入激励条件发
生相应的状态转移。为此，在基本触发器基础上加上触发导
引电路，构成时钟控制的触发器，又称同步触发器。

14
4.2 钟控触发器
 4.2.1 钟控RS触发器

 4.2.2 钟控D触发器

 4.2.3 钟控JK触发器

 4.2.4 钟控T和T’触发器

 4.2.5 触发器的转换

 4.2.6 电位触发方式

要求：
1. 熟练掌握各种类型触发器的功能特点及描述方法。
2. 掌握触发器各种类型之间的相互转换。
3. 了解电位触发方式的特点。
15
4.2.1 钟控RS触发器
 电路组成（P118）
G3
RD G1
R &
& Q
CP
RD  R  CP

& & Q SD  S  CP
S
SD G2
G4
钟控RS触发器
 特征方程（P118）

CP  0  SD  RD  1  Q n1  Q n

 n 1
 Q  SD  RDQ ＝S  RQ
n n

CP  1  SD  S ；RD  R  
 RS  0

16
4.2.1 钟控RS触发器
 状态转移真值表和激励表（CP=1）（P118）


 Q n 1
 S  RQ n

CP  1  SD  S ；RD  R  
 RS  0


钟控 RS 触发器状态转移真值表 钟控 RS 触发器激励表

R S Q n 1 Q n  Q n 1 R S

0 0 Qn 0 0 × 0

0 1 1 0 1 0 1

1 0 0 1 0 1 0

1 1 不允许 1 1 0 ×

17
4.2.1 钟控RS触发器 R  0 ，S  1
R× R0
 状态转移图（CP=1） S 0 S ×
0 1

R  1 ，S  0
钟控RS触发器状态转移图
 工作波形（P119）
CP

S
不
Q 定

钟控RS触发器工作波形图 18
4.2.1 钟控RS触发器
Q Q
 逻辑符号（P118）

R CP S
钟控RS触发器逻辑符号

 主要特点（P118）
① 在CP＝1全部时间内，S或R的变化都能引起触发器输出
端状态的改变。
② 当CP＝0时，不论S、R如何变化，触发器状态维持不变。
③ 当CP＝1时，若输入信号多次发生变化，则触发器状态
也跟着多次发生翻转。因此，其抗干扰能力差。
④ 存在约束条件，即S和R不能同时为1，使用起来仍有一
定不便之处。 19
4.2.2 钟控D触发器
 电路组成（P119）
G3
G1
CP & RD
& Q
RD  D  CP

D
& & Q SD  D  CP
SD G2
G4
钟控D触发器
 特征方程（P119）

CP  0  SD  RD  1  Q n1  Q n

CP  1  SD  D ；RD  D  Q n1  SD  RDQ n  D

20
4.2.2 钟控D触发器
 状态转移真值表和激励表（CP=1）（P119）

CP  1  SD  D ；RD  D  Q n1  D

钟控 D触发器状态转移真值表 钟控 D触发器激励表

D Q n 1 Q n  Q n 1 D

0 0 0 0 0

1 1 0 1 1

1 0 0

1 1 1

21
4.2.2 钟控D触发器
 状态转移图（CP=1）
D
D 1
型
D0 0 1 D 1 锁
存
D0 器
钟控 D触发器状态转移图 /
延
 逻辑符号（P119） 迟
Q Q
触
发
器

D CP
钟控D触发器逻辑符号 22
4.2.2 钟控D触发器
 锁存器（Latch）
在实际的应用系统中，有些数据出现的时间很短，但
使用的时间却比较长。这就需要在数据出现的时候，将数
据储存起来，以便以后使用，完成这种功能的部件称为锁
存器。
 锁存器与触发器的主要区别
① 一位触发器只能传送或存储一位数据，而在实际工作中
往往希望一次传送或存储多位数据。因此，锁存器不是
一位触发器，而是多位触发器的组合。
② 锁存器一般还有输出的三态控制，使得输出具有0、1或
高阻三个状态。它可以使输出端状态不再随输入端的状
态变化而变化，处在锁存状态。
23
4.2.2 钟控D触发器
 8位D型锁存器74373（119）

锁存器74373功能表

24
4.2.3 钟控JK触发器
 电路组成（P120）
G3
G1
K & RD
&
Q
RD  KQ n  CP
CP

J
& & Q SD  J Q n  CP
SD G2
钟控JK触发器
 特征方程（P120）

CP  0  SD  RD  1  Q n1  Q n

CP  1  SD  JQ n ；RD  KQ n  Q n1  SD  RDQ n＝JQ n  KQ n

25
4.2.3 钟控JK触发器
 状态转移真值表和激励表（CP=1）（P120）

CP  1  SD  JQ n ；RD  KQ n  Q n1  SD  RDQ n＝JQ n  KQ n

钟控 JK触发器状态转移真值表 钟控 JK触发器激励表

J K Q n 1 Q n  Q n 1 J K

0 0 Qn 保持 0 0 0 ×

0 1 0 置0 0 1 1 ×

1 0 1 置1 1 0 × 1

1 1 Qn 翻转 1 1 × 0

26
4.2.3 钟控JK触发器
 状态转移图（CP=1）
J  1 ，K  
J 0 J 
K × 0 1 K 0

J   ，K  1
钟控 JK触发器状态转移图

 逻辑符号（P128） Q Q

J CP K
钟控JK触发器逻辑符号
27
4.2.4 钟控T和T’触发器
 钟控T触发器电路组成（P121）：将钟控JK触发器电路中的
J和K连在一起改作T，作为输入信号便构成钟控T触发器。
CP  0  Q n1  Q n

CP  1  Q n1  JQ n  KQ n  TQ n  TQ n  T  Q n

T Q n 1 Q n  Q n 1 T

0 Qn 0 0 0

1 Qn 0 1 1

1 0 1

1 1 0
28
4.2.4 钟控T和T’触发器
 钟控T触发器的状态转移图（CP=1）（P167）
T 1

T 0 0 1 T 0

T 1
钟控T触发器状态转移图

 逻辑符号 Q Q

T CP
钟控T触发器逻辑符号 29
4.2.4 钟控T和T’触发器
 钟控T’触发器电路组成（P167）：令钟控T触发器中的激励
信号T=1，即为钟控T’触发器。
CP  0  Q n1  Q n

CP  1  Q n1  JQ n  KQ n  TQ n  TQ n  Q n

 钟控T’触发器的波形 Q Q

CP

T 1 CP

30
4.2.5 触发器类型转换
 1、D触发器→→JK触发器（P123）

J ≥1
Q n1   D   CP 
＆
1D Q
 ( J  Q n ) KQ n
K ＆
  J Q n  KQ n   CP 
C1 Q
 
CP

 2、D触发器→→T触发器（P123）

=1 1D Q Q n1   D   CP 
T
 TQ n  TQ n   CP 
CP C1 Q  
31
4.2.5 触发器类型转换
 3、D触发器→→T’触发器（P123）

Q
Q n1   D   CP 
1D
 Q n   CP 
CP C1 Q  

 4、JK触发器→→D触发器（P122）

D 1J Q n 1   J Q n  KQ n   CP 
Q  
C1
1 1K Q   DQ n  DQ n   CP 
 
CP   D   CP 
32
4.2.5 触发器类型转换
 5、JK触发器→→T触发器（P122）

T 1J Q Q n1   J Q n  KQ n   CP 
 
C1
1K Q  T Q n  TQ n   CP 
 
CP

 6、JK触发器→→ T’触发器（P122）

Q n1   J Q n  KQ n   CP 
1J Q  
CP C1
Q  Q n   CP 
1 1K  

33
4.2.5 触发器类型转换
 7、JK触发器→→ T’触发器（P122）

Q n1   J Q n  KQ n   CP 
 
1J Q
C1  Q n Q n  Q nQ n   CP 
CP  
Q
1K
 Q n   CP 
 

34
4.2.6 电位触发方式
 电位触发方式（P123）
之前分析的钟控触发器电路均由4个与非门组成，当CP=
0 时，触发器不接受输入激励信号，状态保持不变；当CP=1
时，触发器接受输入激励信号，状态发生转移。称这种钟控
方式称为电位触发方式。
 电位触发方式的特点
在约定钟控电平（CP＝1或 CP＝0）期间，触发器才接
收输入激励信号，输入激励信号电平的变化都会引起触发器
状态的改变；而在非约定钟控电平期间，触发导引电路被封
锁，不论输入激励信号如何变化，输入激励信号都不被接收、
都不影响触发器的状态。

35
4.2.6 电位触发方式
 电位触发方式（P123）
若CP＝1的持续时间较长，触发器将会出现连续不停的
多次翻转现象，这种现象即为空翻。 多次翻转现象必然引
起逻辑错误。

CP

Q
36
4.3 主从JK触发器
 4.3.1 主从JK触发器的工作原理

 4.3.2 主从JK触发器的一次翻转

电位触发方式的钟控触发器，在特定输入下会产生多
次翻转现象，究其产生的原因，是因为电位触发方式使其在
约定电平期间对输入激励信号敏感。为避免产生多次翻转现
象，前面已经做过分析，应将时钟脉冲 CP＝1 的持续时间限
制在2tpd＜tCPH ＜3tpd的范围之内。但是，这在实际电路中却
是很难做到的，因为精确产生和传输如此窄脉冲是相当困难
的。
采用具有存储功能的触发导引电路，也能够避免产生
多次翻转现象，这就是主从触发器。
37
4.3.1 主从JK触发器的工作原理
 电路组成（P124）

主触发器 从触发器

G7 G3
G5 G1
K & Q主 &
& & Q
Q主

& Q主 &
& & Q
J Q主
G8 G6 G4 G2

CP 1 CP
G9
主从JK触发器原理电路图

38
4.3.1 主从JK触发器的工作原理
 基本工作原理（P124）
状态保持不变 R  Q主n
G7  1
G7 G3
G5 G1
K & Q主 &
& & Q
Q主
G8  1
& Q主 &
& & Q
J Q主
G8 G6 G4 G2

1 CP
CP
G9 S  Q主n
CP  0 CP  1

Q n1  S  RQ n  Q主n  Q主n Q n  Q主

n

39
4.3.1 主从JK触发器的工作原理
 基本工作原理（P124）
R  KQ n 状态保持不变
G3  1
G7 G3
G5 G1
K & Q主 &
& & Q
Q主
G4  1
& Q主 &
& & Q
J Q主
G8 G6 G4 G2

CP 1 CP
G9 S  JQ n
CP  1 CP  0
n
Q主 Qn
Q主n1  S  RQ主n  JQ n  KQ nQ主n  JQ n  KQ主n  Q nQ主n  Q主n1  JQ主
n
 KQ主
n

40
4.3.1 主从JK触发器的工作原理
 基本工作原理（P124）

G7 G3
G5 G1
K & Q主 &
& & Q
Q主

& Q主 &
& & Q
J Q主
G8 G6 G4 G2

CP 1 CP
G9

Q n1   JQ n  KQ n   CP 
 
41
4.3.1 主从JK触发器的工作原理
 动作特点
① 当CP由0正向跳变至1及CP＝1期间，主触发器接收输入
激励信号，状态发生变化，而从触发器被封锁，状态保
持不变 ；
② 当CP由1负向跳变至0及CP＝0期间，主触发器被封锁，
状态保持不变，而从触发器接收在这一时刻主触发器的
状态，并在期间保持不变。
由于CP由1负向跳变至0以后，在CP＝0期间，主触发
器不再接收输入激励信号，这样就保证了在整个时钟周期
内，主从触发器只能在时钟的下降沿时刻发生一次变化，
而不会发生两次以上的翻转，从而克服了多次翻转现象。

42
4.3.2 主从JK触发器的一次翻转
对于主触发器，在CP＝1时
Q主n1  S  RQ主
n
 JQ n  KQ nQ主
n

由于在主触发器状态发生改变之前，即CP＝0时
Q主n  Q n

如果在CP＝1期间主触发器接收了输入激励信号，发生了
状态翻转即 Q主n  Q n ，那么
n＋1
Q主  JQ n  KQ nQ主
n
 JQ n  KQ n Q n  Q n

它说明，一旦在CP＝1期间主触发器接收了输入激励信号，状
态发生了一次翻转后，主触发器的状态不再随输入激励信号J、
K的变化而变化，且状态一直保持不变，这就是主从JK触发器
的一次翻转特性。
43
4.3.2 主从JK触发器的一次翻转
 工作波形（P126）

CP

Q主

Q
主从JK触发器工作波形

44
4.3.2 主从JK触发器的一次翻转
一次翻转现象的结果是导致主触发器的状态转移与状态
方程所描述的转移结果不一致，并最终导致在相应的时钟下
降沿作用时整个主从触发器的状态转移与状态方程描述的转
移结果不一致，出现严重的逻辑错误。
为避免一次翻转现象导致这种差异的发生，应当要求时
钟脉冲CP＝1的持续时间不能太长，且在CP＝1期间J、K不
能发生多次变化。
但实际上由于干扰信号的影响，主从触发器的一次翻转
现象仍会使触发器产生错误动作，这就使主从触发器的使用
受到一定限制，而且降低了其数据输入端的抗干扰能力。
为减少接收干扰的机会，在实际使用时，可采用宽度较
窄的正脉冲作为时钟信号，以减少在时钟宽度内输入信号和
变化的可能性。
45
4.4 边沿触发器
 4.4.1 下降沿JK触发器

 4.4.2 维持-阻塞D触发器

 4.4.3 CMOS触发器

要求：
1. 了解边沿触发器的工作原理，熟练掌握其动作特点。

 边沿触发器（P126）

① 触发器仅仅在CP的某一约定跳变（上升沿或下降沿）瞬间，
才接收输入激励信号，并对其作出响应；
② 在CP＝0和CP＝1期间，以及在非约定跳变时刻，触发器
不接收输入激励信号。
46
4.4.1 下降沿JK触发器
 电路组成（P127）
RD &
C A
≥1
Q
K
& G & D

CP

& H &
J E
≥1
Q
B
& F
SD
下降沿JK触发器逻辑图
必须保证：与非门G和H的平均延迟时间大于基本RS触发器的平均延迟时间。
47
4.4.1 下降沿JK触发器
 1、基本工作原理（P127）
RD  0
RD C 0
&
C A
≥1
Q Q 1
K & G & D
D0
CP

& H &
E0
J E
≥1
Q Q 1
B
& F
SD F 0
SD  0
48
4.4.1 下降沿JK触发器
 1、基本工作原理（P127）
RD  0
RD C 0
&
C A
≥1
Q Q 1
K & G & D
D0
CP 置0
& H & E 1
J H 1 E
≥1
QQ0
B
& F
SD
SD  1
49
4.4.1 下降沿JK触发器
 1、基本工作原理（P127）
RD  1
RD &
C A
≥1
QQ0
K & G & D
G 1 D 1
CP 置1
& H &
E0
J E
≥1
Q Q 1
B
& F
SD F 0
SD  0
50
4.4.1 下降沿JK触发器
 1、基本工作原理（P127）
n 1
RD  1  RD  CP  Q  RD  G  Q  Q
n n n
Q
RD &
C A
≥1
Q
G  KQ
n
K & G & D

CP  1 状态保持不变
CP
“自锁”
& H H  JQ
n
&
J E
≥1
Q
B
& F
SD
SD  1 Q
n 1
 SD  CP  Q  SD  H  Q  Q
n n n

51
4.4.1 下降沿JK触发器
 1、基本工作原理（P127）
RD  1
RD C 0
&
C A
≥1
Q
& G G  KQ
n
K & D n 1
 SD  RDQ
n

RD Q
CP 
 H  GQ
n
CP

 J Q  KQ Q
n n n
H H  JQ
n
& &
E
J  J Q  KQ
n n
SD ≥1
Q
B
& F
SD F 0
SD  1
52
4.4.1 下降沿JK触发器
 1、基本工作原理（P127）
RD  1
RD C 0
&
C A
≥1
Q
K & G
RD & D
G 1
CP  0 Q
n 1
 SD  RDQ
n

CP
 H  GQ
n

& H SD & Q
n

J H 1 E
≥1
Q
B
& F
SD F 0
SD  1
53
4.4.1 下降沿JK触发器
 1、基本工作原理（P127）
n 1
RD  1  Q Q  Q
n n n
Q
RD C  Qn
&
C A
≥1
Q
K & G G 1 & D

CP 
CP

& H H 1 &
J E
≥1
Q
B
& F
SD F  Qn
SD  1 n 1
Q  Q Q  Q
n n n

54
4.4.1 下降沿JK触发器
 1、基本工作原理（P127）
n 1
RD  1  RD  CP  Q  RD  G  Q  Q
n n n
Q
RD &
C A
≥1
Q
G  KQ
n
K & G & D

CP  1 状态保持不变
CP
“自锁”
& H H  JQ
n
&
J E
≥1
Q
B
& F
SD
SD  1 Q
n 1
 SD  CP  Q  SD  H  Q  Q
n n n

55
4.4.1 下降沿JK触发器
 1、基本工作原理（P127）

RD &
C A
≥1
Q
K & G & D

CP

& H &
J E
≥1
Q
B
& F
SD

  JQ  KQ   CP 
n 1 n n
Q
 
56
4.4.1 下降沿JK触发器
 功能表和逻辑符号（P128）

下降沿JK触发器功能表
RD
RD SD CP J K Q Q
&
J
0 1 × × × 0 1 Q
1 0 × × × 1 0 CP

1 1 ↓ 0 0 Qn Qn
& Q
1 1 ↓ 0 1 0 1 K

1 1 ↓ 1 0 1 0 SD
1 1 ↓ 1 1 Qn Qn 下降沿JK触发器逻辑符号

57
4.4.1 下降沿JK触发器
 工作波形（P128）
CP

RD

SD

下降沿JK触发器工作波形 58
4.4.1 下降沿JK触发器
 2、脉冲工作特性（P128）
所谓脉冲工作特性，是指触发器对时钟脉冲、输入信号
以及它们之间相互配合的要求。
假设基本触发器的翻转时间为2tpd，那么门G和门H的平
均延迟时间必须大于2tpd 。由以上分析可见，为保证在CP↓
到达之前建立起G＝KQn， H＝JQn ，CP＝1的持续时间tCPH
应大于2tpd，且在这段时间内J、K信号要保持稳定，不能发
生变化；CP↓到达以后，为保证基本触发器可靠翻转， CP
＝0的持续时间tCPL也应大于2tpd 。
这样，下降沿JK触发器的最高工作频率
1 1
fCPmax  
tCPH  tCPL 4tpd
59
4.4.2 维持-阻塞D触发器
 电路组成（P129）

维持-阻塞D触发器逻辑图
60
4.4.2 维持-阻塞D触发器
 1、基本工作原理（P129）

RD  0
RD
A1
C A
F
a & RD' & Q 1
&
D Q

CP
& b & & Q
S D' Q 1
G E
B
SD B 1
SD  0

61
4.4.2 维持-阻塞D触发器
 1、基本工作原理（P129）

RD  0
RD
A1
C A
F
a & RD' & Q 1
&
D Q

CP 置0
& b & & Q
S D' Q0
G E 1E
B
SD
SD  1

62
4.4.2 维持-阻塞D触发器
 1、基本工作原理（P129）

RD  1
RD
C A
F
a & RD' & Q0
&
D
C 1 Q

CP 置1
& b & & Q
G 1 S D' Q 1
G E
B
SD B 1
SD  0
E  CP

63
4.4.2 维持-阻塞D触发器
 1、基本工作原理（P129）

RD  1
RD
C A
F aD
& a & RD' &
D Q
R 1
'
D
CP Q n 1  Q n
CP  0 & b S
& D
'
1 & Q
bD S D'
G E
B
SD
SD  1

64
4.4.2 维持-阻塞D触发器
 1、基本工作原理（P129）
RD'  a  D
RD  1
RD
C A
F aD
& a & RD' &
D Q

CP Q n1  SD'  RD' Q n

CP  & b & & Q  D  DQ
n

bD S D' D
G E
B
SD
SD  1
SD'  b  D
65
4.4.2 维持-阻塞D触发器
 1、基本工作原理（P130）

RD
C A
F
& a & RD' &
D Q

CP
& b & & Q
S D'
G E
B
SD

  D  CP 
n 1
Q

66
4.4.2 维持-阻塞D触发器
 功能表和逻辑符号（P130）

维持-阻塞D触发器功能表 RD

RD SD CP D Q Q &
D
Q
0 1 × × 0 1

1 0 × × 1 0 CP Q
1 1 ↑ 0 0 1
SD
1 1 ↑ 1 1 0
维持-阻塞D触发器逻辑符号

67
4.4.2 维持-阻塞D触发器
 工作波形（P130）
维持-阻塞触发器的工作分两个阶段， CP＝0 期间为准
备阶段； CP 由0至1正向跳变时为状态转移阶段。

CP

RD

SD

维持-阻塞D触发器的工作波形 68
4.4.2 维持-阻塞D触发器
 2、脉冲工作特性（P130）

① 在CP＝0期间，a＝D，b＝D为触发器即将发生的状态转移
做准备， a 和b稳定需要一段建立时间，即：
tCPL≥ tset ＝2 tpd
② 在CP 时刻，要达到维持阻塞作用，输入信号D应当保持
一段时间不能发生变化，即：
th＝1tpd
③ 在CP 起直至触发器完成状态转移需经历基本触发器输入
信号的建立和状态翻转时间3tpd。在此期间内CP不能发生变
化，即：
tCPH≥3tpd
④ CP脉冲的工作频率应满足
1 1
fCPmax  
tCPH  tCPL 5tpd 69
4.4.3 CMOS触发器
 CMOS传输门构成的基本触发器（P131）

D TG1 ≥1 Q

TG2

CP 1
CP ≥1 Q

CMOS传输门构成的基本触发器

70
4.4.3 CMOS触发器
 CMOS传输门构成的基本触发器（P131）

导通

D TG1 ≥1 Q QD

关断
TG2
CP  0
CP 1
CP ≥1 Q QD

71
4.4.3 CMOS触发器
 CMOS传输门构成的基本触发器（P131）

关断

D TG1 ≥1 Q

导通
TG2 状态保持
CP  1
CP 1
CP ≥1 Q

72
4.4.3 CMOS触发器
 CMOS传输门构成的基本触发器（P131）

D TG1 ≥1 Q

TG2

CP 1
CP ≥1 Q

在CP＝1期间状态保持不变；
在CP＝0期间实现钟控D触发器的逻辑功能；
属于电位触发方式，CP为低电平有效。
73
4.4.3 CMOS触发器
 1、CMOS传输门构成的主从D触发器（P131）

CP G3
CP SD G1
Q主 ≥1 Q’ 1
D ≥1 TG3
Q
TG1
CP 1 Q
CP
CP CP
CP CP TG4
TG2

G4
G2
≥1 Q’
≥1
RD
Q主 CP CP
CP
1 1

CMOS主从D触发器逻辑图 74
4.4.3 CMOS触发器
 当CP＝0时

Q主  D CP G3 保持
CP SD G1 关断
Q主 ≥1 Q’ 1
D ≥1 TG3
Q
TG1 Q n 1  Q n
CP 1 Q
CP 导通
CP CP
CP CP TG4
TG2

关断 导通
G4
G2
≥1 Q’
≥1
RD 保持
Q主
Q主  D

75
4.4.3 CMOS触发器
 当CP由0正向跳变至1时刻

G3 Q  Q主  D
'
保持 CP
CP SD G1 导通
Q主 ≥1 Q’ 1
D ≥1 TG3
Q
TG1 Q  Q'  D
CP 1 Q
CP 关断
CP CP
CP CP TG4
TG2

导通 关断
G4
G2
≥1 Q’
≥1
RD Q'  Q主  D
Q主
保持

76
4.4.3 CMOS触发器
 1、CMOS传输门构成的主从D触发器（P131）

CP G3
CP SD G1
Q主 ≥1 Q’ 1
D ≥1 TG3
Q
TG1
CP 1 Q
CP
CP CP
CP CP TG4
TG2

G4
G2
≥1 Q’
≥1
RD
Q主

  D  CP 
n 1
Q
77
4.4.3 CMOS触发器
 2、CMOS传输门构成的边沿JK触发器（P132）

D  ( J  Q n ) KQ n  ( J  Q n )( K  Q n )  JQ n  KQ n
J
CP
≥1 CP SD
≥1 1 Q
≥1
＆ D TG TG3
1
K CP 1
＆ CP
CP CP Q
CP CP TG4
TG2

CP CP
CP ≥1
1 1 ≥1
RD

CMOS传输门构成的边沿JK触发器逻辑图
78
4.4.3 CMOS触发器
 2、CMOS传输门构成的边沿JK触发器（P132）
J
CP
≥1 CP SD
≥1 1 Q
≥1
＆ D TG TG3
1
K CP 1
＆ CP
CP CP Q
CP CP TG4
TG2

CP CP
CP ≥1
1 1 ≥1
RD

Q n1   D  CP   JQ n  KQ n   CP 
 
79
4.4 边沿触发器
 应用实例：4位流水灯电路

+5V

Y0 Y1 Y2 Y3 CP
74139
A0 A1 ST Q0
Q1
Q0 Q0 Q1 Q1 Y0
FF 0 FF1
Y1
Y2
1D C1 1D C1
Y3

CP
80
4.4 边沿触发器
 注意
① 弄清时钟触发沿是上升沿还是下降沿？
② 弄清有无异步输入端？异步置 0 端和异步置 1 端是低电
平有效还是高电平有效？
③ 异步置0置1端不受时钟 CP 控制，将直接实现置 0 或置
1。触发器工作时，应保证异步端接非有效电平。
④ 边沿触发器的逻辑功能和特性方程与钟控触发器的相同，
但由于触发方式不一样，因此，它们的逻辑功能和特性
方程成立的时间条件不同。边沿触发器的逻辑功能和特
性方程只在时钟的上升沿（或下降沿）成立。

81
4.4 边沿触发器
 边沿触发器画工作波形小结
① 异步置0端、异步置1端：充分注意到异步置0端、异步
置1端的异步作用，它们对输出控制的优先级别最高。
② 确定触发时刻：根据触发器的时钟类型确定触发器应当
在什么时刻发生状态转换，且触发器的状态转换只可能
发生在这些时刻。
③ 画工作波形：在触发时刻到达时，根据触发器功能描述
（状态转移真值表）画工作波形。
 主从触发器画工作波形小结
特别注意一次翻转的画法：只有首先确定主触发器的
输出后，才能正确画出主从触发器的输出波形。
82
第4章 集成触发器
 本章重点
① 掌握基本RS触发器的结构，以此为基础，熟练掌握触
发器的逻辑功能描述方法（状态转移真值表、特征方程、
状态转移图和激励表、工作波形），其中重点要求能够
根据电路图画触发器的工作波形（不考虑电路延时）；
② 熟练掌握各种触发器的工作原理、逻辑功能和动作特点；
③ 掌握电位触发、主从触发和边沿触发三种触发方式的特
点；
④ 熟悉各种触发器之间的相互转换方法；
⑤ 了解触发器的脉冲工作特性。

83