1.

Địa chỉ logic tương ứng với địa chỉ vật lí BEBACh là :
A. B000:EBAC B. BE00:0BAC
C. BEBA:000C D. tất cả đều đúng
2. Bộ nhớ ảo là cơ chế vận chuyển tự động số liệu giữa:
A. cache và bộ nhớ ngoài B. bộ nhớ trong và bộ nhớ ngoài (đĩa từ)
C. CPU và bộ nhớ cache D. CPU và bộ nhớ ngoài
3. Kết quả của phép trừ 2 số nhị phân có dấu (biểu diễn dạng bù 2)
11111010 – 11110011
A. 11111000 B. 00000111 C. 11101001 D. tất cả sai
4. DMA là một phương pháp trao đổi số liệu giữa ngoại vi với:
A. Bộ nhớ trong B. cache C. CPU D. bus
5. Số thập lục phân F9B3 chuyển sang nhi phân là:
A. 1111100110111011 B. 1111100110110011
C. 1111100100011111 D. 1111100100001111
6. Về mặt logic, trên đĩa cứng các rãnh có cùng đường kính trên các mặt đĩa tạo
thành:
A. track B. sector C. cluster D. cyclinder
7. khi phần thứ 2 của mã lệnh là địa chỉ của từ nhớ chứa địa chỉ của tác tố, đó là
địa chỉ:
A. liên kết B. nối tiếp C. gián tiếp D. trực tiếp
8. Số nhị phân 11101101 là biểu diễn dạng bù 2 của số nguyên có dấu
A. +13 B. -613 C. +613 D. -19
9. Kích thước từ (word) của máy tính là:
A. kích thước của thanh ghi tác vụ B. 8 bit
C. 16 bit D. do ngôn ngữ lập trình quy định
10. Số nhị phân 101000101101 biểu diễn tương ứng trong hệ thập lục phân là:
A. AB2 B. A3D C. A2D D. 7B9
11. Mã ASCII mở rộng sử dụng:
A. 7 bit B. 16 bit C. 8 bit D. 12 bit

12. Số nhị phân 1011100001 biểu diễn tương ứng ở hệ thập lục phân là:
A. 2E1 B. BC1 C. 2F1 D. BC4
13. Trong hợp ngữ , lệnh xuất kí tự , kí tự cần xuất phải chứa tại thanh ghi:
A. DL B. DX C. AL D. AH
14. Bit dấu của số nguyên lượng có dấu là:
A. tùy thiết kế B. bit 1 đầu tiên
C. bit trái nhất D. bit phải nhất
15. Trong việc ghi đĩa với mật độ không đều khi:
A. các track có cùng số sector
B. các track có số sector khác nhau
C. các track có đường kính khác nhau
D. các sector chứa lượng dữ liệu như nhau
16. Ngăn xếp cứng (stack) là thiết bị lưu trữ danh sách các phần tử theo kiểu:
A. vào trước ra trước B. vào sau ra trước
C. vào sau ra sau D. tất cả đều sai
17. Số nhị phân 1011110001 có biểu diễn tương ứng ở hệ thập lục phân là:
A. 2E1 B. 2F1 C. BC4 D. BC1
18. Bộ nhớ cache là:
A. bộ nhớ giữa RAM và CPU
B. bộ nhớ ảo
C. bộ nhớ đệm giữa RAM và thanh ghi
D. dạng bộ nhớ chỉ dọc
19. Ý nghĩa của cặp lệnh MOV AH,4Ch và INT 21h là:
A. xuất 1 kí tự ra thiết bị xuất B. Xuất 1 chuỗi kí tự ra thiệt bị xuất
C. đọc 1 kí tự từ thiết bị nhập D. cho phép kết thúc chương trình
20. Front Side Bus (FSB) nối bộ xử lí với:
A. thanh ghi B. ngoại vi C. hệ thống D. bộ nhớ
21. Đối với máy tính, chương trình là:
A. dãy lệnh nhị phân máy tính phải thi hành chính xác
B. dãy những con số nguyên nhị phân 8 bit
C. những gì máy tính có thể hiểu
D. một tập hợp các phép toán
22. Hệ thống đĩa dự phòng RAID mức 1 hoạt động theo cơ chế:
A. maintenance
B. compensating
C. mirroring
D. error checking
23. Số nguyên có dấu -14 biểu diễn dạng bù 2
A. 11110001 B. 00001110 C. 11110010 D. 10001110
24. Việc chuyển dữ liệu giữa cache và bộ nhớ trong là theo từng:
A. khối B. từ C. đoạn D. trang
25. Số 7543 hệ bát phân chuyển sang hệ thập lục phân
A. 6F3 B. F36 C. F63 D. 36F
26. Bộ nhớ có 4096 word 16 bit, số bit địa chỉ là:
A. 14 B. 12 C. 16 D. 10
27. Số nguyên có dấu +14 biểu diễn dạng bù 2
A. 00001110 B. 10001110 C. 11110001 D. 11110010
28. Sự thay thế trang trong kĩ thuật bộ nhớ ảo được điều khiển bởi:
A. bộ xử lí B. thanh ghi lệnh
C. hệ điều hành D. phần cứng riêng
29. Chip PQFP có cấu tạo pin:
A. 2 bộ pin xếp cạnh nhau B. xoay quanh tâm vuông ở đáy chip
C. phủ ở 4 cạnh D. tất cả đều sai
30. Đơn vị nhận thông tin từ thiết bị nhập có kích thước:
A. 4 bit B. 16 bit C. 1 bit D. 8 bit
31. Tác vụ truyền thông tin từ một từ nhớ ra ngoài gọi là tác vụ:
A. đọc B. ghi C. nạp D. tải
32. Tác vụ truyền nội dung thanh ghi R1 vào bộ nhớ có kí hiệu là:
A. M[AC]  R1 B. M[AR]  R1
C. R1  M[R1] D. M[R1]  R1
33. Thiết bị không nối vào bus tốc độ cao:
A. LAN B. video card C. SCSI D. modem
34. Bộ nhớ cache tương ứng trực tiếp có 8 khối, mỗi khối 16 Byte. Bộ nhớ trong có
64 khối. Vùng Tag trong địa chỉ có chiều dài
A. 2 bit B. 3 bit C. 4 bit D. 5 bit
35. Chuẩn của bus vào/ra là tài liệu qui định cách kết nối:
 A. bộ nhớ với ngoại vi B. DMA với ngoại vi
C. CPU với ngoại vi D. ngoại vi vào máy tính
36. Trong kĩ thuật DMA, khối điều khiển các bộ phận vào/ra chứa thông tin về vị
trí số liệu và
A. số số liệu B. cầu hình vào/ra
C. địa chỉ số liệu D. số tín hiệu
37. Sự thay thế một khối trong cache được điều khiển bởi
A. bộ xử lí B. phần cứng riêng
C. thanh ghi lệnh D. hệ điều hành
38. Bus vào/ra là loại Bus
A. đối xứng B. không đối xứng
C. đồng bộ D. không đồng bộ
39. Kiến trúc máy tính có thể phân loại gồm các loại sau:
A. tuần tự và song song B. Von Newmann và phi Von Newman
C. đơn lệnh và đa lệnh D. đơn tác và đa tác
40. Một sector trong hệ điều hành DOS chứa được
A. 512 byte B. 128 byte
C. 256 byte D. 1024 byte