Professional Documents
Culture Documents
XXVII Seminarium
ZASTOSOWANIE KOMPUTERÓW W NAUCE I TECHNICE 2017
Oddział Gdański PTETiS
T2 T4 Rload T5, T6
Ustore + + + Regulator Cstore ustore
PID predykcyjny
- prądu
B
Uśrednianie
Rys. 1. Schemat jednofazowego falownika napięcia z dużą baterią
kondensatorów w obwodzie pośredniczącym - Clink
Rys. 2. Uproszczony schemat blokowy zaimplementowanego
Przyjmując wartość napięcia UDC = 140 V, częstotliwość algorytmu sterowania falownikiem z obwodem odprzęgającym
f = 50 Hz oraz tętnienia napięcia 3% potrzebną wartość
pojemności dla mocy czynnej obciążenia 500 W można W układzie regulacji napięcia średniego na
obliczyć za pomocą zależności (4) [4]. Tak dobrane kondensatorze odsprzęgającym wykorzystano regulator PID.
kondensatory stanowiłyby zasadniczą część przekształtnika i Wartość prądu referencyjnego obliczana jest na
mogłyby zajmować nawet 25% jego objętości. podstawie składowej przemiennej mocy chwilowej
odniesionej do napięcia wejściowego DC. Do formowania
P 500 przebiegów prądu odsprzęgającego wykorzystano regulator
Clink = = = 2,7 mF (4)
u rip% 4 ⋅ π ⋅ 50 ⋅ 0,015 ⋅ 140 2 predykcyjny opisany poniższą zależnością:
2 ⋅ω ⋅ U DC 2
2
200
0 10 20 30 40 50 60 70 80 90 100
iLdec T1 T3 t [ms]
T5
iLout Lout Rys. 4. Przebiegi symulacyjne: (a) prąd wejściowy DC, (b) prąd
UDC Clink Ldec Cstore
Cout
wyjściowy falownika, (c) napięcie wyjściowe falownika,
(d) napięcie kondensatora w obwodzie odsprzęgającym
T6
T2 T4 Rload
iLout Na rysunku 5 przedstawiono fotografię wykonanego
T1 - T6
iLdec
TMS320F28335
uCstore
uClink
jednofazowego falownika laboratoryjnego z układem
aktywnego odsprzęgania mocy. Do pomiaru sprawności
falownika użyto precyzyjnego analizatora mocy firmy ZES
Rys. 3. Schemat falownika laboratoryjnego wraz z częścią sterującą
i pomiarową Zimmer LMG670.
Dla badań laboratoryjnych pominięto kompensację
4. WYNIKI BADAŃ SYMULACYJNYCH wpływu czasu martwego na napięcie wyjściowe falownika
I LABORATORYJNYCH oraz na napięcie gałęzi odsprzęgającej. Zastosowane
tranzystory SiC pozwoliły na ustawienie relatywnie małej
W celu weryfikacji zaproponowanego modelu wartości czasu martwego (Td = 200 ns) w odniesieniu do
sterowania przeprowadzono badania symulacyjne okresu modulacji. W omawianym przypadku błędy
w programie PSIM. Zarówno badania symulacyjne jak generowanych napięć spowodowane występowaniem czasu
i laboratoryjne przeprowadzono dla takich samych martwego były stosunkowo małe. Natomiast dla większych
warunków co do mocy czynnej obciążenia, napięć oraz wartości częstotliwości nośnej błędy te będą większe
częstotliwości przełączania tranzystorów. Wartości i bardziej istotne będzie kompensowanie wpływu czasu
parametrów przedstawiono w tablicy 1. martwego na napięcia wyjściowe falownika i obwodu
odsprzęgającego.
Tablica 1. Parametry wykonanego układu laboratoryjnego
falownika z aktywnym obwodem odsprzęgającym
Pobrano z mostwiedzy.pl
www.vishay.com/docs/26015/mkp1848cdclink.pdf.
Keywords: single-phase inverter, decoupling of the alternating component of the instantaneous power, converter control,
silicon carbide (SiC) transistors.