Standardni kombinacijski moduli

• analiza i sinteza složenih tehničkih sustava – dekompozicija u manje

tehničke cjeline, podsustave
• svaki podsustav obavlja neku makrofunkciju
• funkcija sustava se dobije povezivanjem makrofunkcija
• kombinacijski moduli-podsustavi složenijeg sustava
• kombinacijski moduli-izlaz je funkcija ulaza
• specijalni kombinacijski moduli
• projektirani za određeni sustav
• optimalna dekompozicija i minimizacija
• postižu najbolje karakteristike
• skuplji razvoj, pogodni za veći broj komada
• standardni
• kraće vrijeme projektiranja i implementacije
• niža cijena, obično sporiji
Standardni kombinacijski moduli

• standardni moduli-za realizaciju funkcija koje se koriste u velikom

broju digitalnih sustava
• složene kombinacijske funkcije koje se realiziraju standardnim
modulima:
• dekodiranje, kodiranje, pretvorba koda
• ispitivanje pariteta
• aritmetički (zbrajanje , oduzimanje, množenje )
• komparatori (usporedba binarnih vektora)
• serijsko-paralelna pretvorba i obratno, i td.
Standardni kombinacijski moduli

• standardni moduli
• neprogramirljivi
• unutarnje veze određene prilikom proizvodnje
• programirljivi
• unutarnje veze se mogu programirati prema potrebama korisnika

• univerzalni moduli:
• moduli koji mogu realizirati logičke funkcije po želji korisnika
• dekoder
• multipleksor
• permanentna memorija (ROM)
• programirljive logičke naprave
Standardni kombinacijski moduli - dekoder
• kombinacijski sklop s više izlaza
• za svaki izlaz postoji samo jedna binarna kodna riječ za koju će taj
izlaz biti u 1; za sve druge ulazne kodne riječi
taj izlaz će biti u stanju 0
• za n ulaza postoji 2n izlaza
• funkcija dekodiranja
- identificiranje kodne riječi
nekog koda

• tipična oznaka:
<broj adresa>/2<broj adresa>
 Standardni kombinacijski moduli - dekoder

• E

D0  AB
DEK
2/4 D0 D1  AB
A a1 D1
D2  AB
B a0 D2 E A B D0 D1 D2 D3
D3 D3  AB
E 0 X X 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 1 0 0
A B 1 1 0 0 0 1 0
1 1 1 0 0 0 1
Standardni kombinacijski moduli - dekoder
• vrste dekodera:
• binarni dekoder:
• ima n ulaza i 2n izlaza
• dekadski dekoder:
• ima 4 ulaza i 10 izaza
• koriste se za prikaz dekadskih znamenki
dekodiranjem binarnih kodova
• dekoderi s većim brojem izlaza:
• izvedba kaskadiranjem
- dekodersko stablo
Primjer: dekoder 2/4 izveden kao
dekodersko stablo pomoću dekodera 1/2:

E A1 A0 Y0 Y1 Y2 Y3

0 X X 0 0 0 0

1 0 0 1 0 0 0

1 0 1 0 1 0 0

1 1 0 0 0 1 0

1 1 1 0 0 0 1
 0 0
Primjer: dekoder 4/16 izveden kao a1 1 1
dekodersko stablo pomoću dekodera 2/4 : a0 2 2
E 3 3

A3 A2 A1 A0 izlaz=1
. 0 0 0
0 1 1 0 4

1 0 2 a1 1 5
0 0 1 1 3 a0 2 6
0 0 4 0 E 3 7
0 1 5 A3 a1 1
1 0 6 A2 a0 2
0 1 1 1 7 E 3 0 8
0 0 8 a1 1 9
0 1 9 a0 2 10
1 0 10 E 3 11
1 0 1 1 11
0 0 12
0 1 13 0 12
1 0 14 a1 1 13
1 1 1 1 15 a0 2 14
E 3 15
A1 A0
Ostvarivanje funkcije dekoderom

• izlazi dekodera su dekodirani mintermi, npr. 2/4:

A1 A0  002  010
A1 A0  012  110
A1 A0  102  210
A1 A0  112  310
• logička funkcija dekoderom se realizira tako da se
funkciji zadanoj sumom minterma (u kanonskom
disjunktivnom obliku) mintermi koji definiraju funkciju na izlazu
sumiraju (funkcijom ILI)
Ostvarivanje funkcije dekoderom
f ( A, B)  AB  AB

• dekoder 2/4:

D0  AB
DEK 0
D1  AB
A a1 1 f  AB  AB
B a0 D2  AB
2
D3  AB
3
Demultipleksor

• demutipleksor-logički sklop koji prima podatak na jednom ulazu i

proslijeđuje ga na jedan od najviše 2n mogućih izlaza gdje je n broj
bitova na upravljačkom ulazu dekodera

A1 A0 Y0 Y1 Y2 Y3
0 0 E 0 0 0
0 1 0 E 0 0
1 0 0 0 E 0
1 1 0 0 0 E
Demultipleksor

• realizacija: dekoder s ulazom E i A0 i A1 kao upravljačkim ulazima:

DEK
D0
D1
ulaz E
D2
D3
a0 a1

A B
Multipleksor
• multipleksor je sklop koji podatak prisutan na jednom od
2n ulaza proslijeđuje na jedan izlaz
• zove se i selektor podataka I
upravljanje
0

• funkcija multipleksora je ekvivalentna I

I
1
Y
2

funkciji koju obavlja višepoložajna sklopka I n

• upravljačkim ili selektirajućim

ulazima a0 do an-1 bira se jedan MUX
I0
od ulaza Ii i šalje na izlaz Z I1
2n/1

I2n-1
an-1 ----- a0
Multipleksor
I0
• multipleksor 8/1 I1
• tablica stanja: sklop: I2
  upravljački ulazi Izlaz
I3
  a1 a2 a3 Y Y

  0 0 0 I0 I4
  0 0 1 I1
I5
  0 1 0 I2
  0 1 1 I3 I6
  1 0 0 I4
  1 0 1 I5
I7
  1 1 0 I6
  1 1 1 I7

• simbol u upotrebi: a2 a1 a0
Multipleksor
Primjer: multipleksor 4/1 izveden dekoderom i osnovnim
logičkim sklopovima
• izvedba: protok podataka s ulaza na izlaz dekodera se
upravlja I sklopovima, odabrani ulaz se pomoću ILI
sklopa propušta na izlaz
• sklop standardni simbl tablica stanja

E A1 A0 Z
I0
E
I1
0 X X 0
I0
Z
I1
Z 1 0 0 I0
I2
I2 I3
A1 A0
1 0 1 I1
I3
1 1 0 I2
1 1 1 I3
0 1 2 3
A1 A0

A1 A0
Multipleksor

• spoj multipleksora na sabirničku liniju

• u digitalnim sustavima često se signali iz različitih sklopova proslijeđuju po jednoj
zajedničkoj liniji- sabirnici
• za takvu primjenu se koriste sklopovi upravljivih pojačala
s tri stanja:
• visoko (V)
• nisko (N)
• stanje visoke impedancije (Z)
-obje izlazne sklopke isključene :
A f(A) = A
D

izvedba funkcije multipleksiranja na sabirničkoj liniji:

• izlazni ILI "upravljani spojeni ILI"
~ samo jedan sklop definira vrijednost V/N
• sklopovi s tri stanja upravljani izlazima iz dekodera
• (upravljani) odvojni sklop
Multipleksor

• stanje visoke impedancije

A f(A) = A
• upravljive sklopke na izlazu sklopa
D
realizirane tranzistorima

• tri stanja prikazana pomoću idealnih sklopki:

• visoko (V) nisko (N) stanje visoke impedancije (Z)
Multipleksor

• spoj multipleksora na sabirničku liniju

• multipleksor se izvodi s upravljivim pojačalima s tri stanja
na izlazu:

I0

I1

I2 D A f
0 X Z
I3
1 0 0
0 1 2 3
A1 A0
Z 1 1 1
A1 A0
Multipleksor
• funkcija multipleksiranja:
• podaci paralelno dovedeni na ulaz multipleksora bit po bit
sinkronizirano impulsima takta se serijski šalju na izlaz-paralelno
serijska pretvorba
• serijski se podai prenose na veće daljine
• na prijemnoj strani demultipleksor vrši serijsko-paralelnu pretvorbu
• Sinkronizacija prijenosa:
•za manje udaljenosti:zajednički takt impulsi
•za veće udaljenosti: posebni sinkronizacijski mehanizmi bez dodatne
MUX DEMUX
linije
I0 O0
I1 O1

I2n-2 Z E O2n-2
I2n-1 O2n-1

upravljanje An-1 A0 An-1 A0

(sinkronizacija)

MUX: predajnik
An-1 A0 } sinkronizacija 2
n
DEMUX: prijemnik
"kanala"
Multipleksor

• izvedba multipleksora s većim brojem ulaza

• multipleksorsko stablo
• primjer: izvedba multipleksora 16/1 pomoću multipleksora 4/1
Multipleksor

• realizacija logičkih funkcija multipleksorom:

• izlaz Z multipleksora se može napisati kao: 2n 1
funkcija ulaza Ii i upravljačkih ulaza, Z   I i  mi
i 0
minterma mi
• za prikaz funkcije kao sume mintermi:
• na ulaze koji propuštaju na izlaz minterm koji definira
funkciju postaviti logički 1
• na ulaze koji propuštaju na izlaz minterm koji ne definira
funkciju postaviti logički 0

:
Multipleksor

Primjer: ostvarivanje funkcije tri varijable

f ( A, B, C )  ABC  ABC  ABC  ABC

f ( A, B, C )  m0  m2  m4  m6

1
0

A A2 I7 I6 I5 I4 I3 I2 I1 I0
B A1
C A0
Y

f(A,B,C)
Multipleksor
• za efikasnije korištenje multipleksora za realizaciju funkcija:
• na ulaz osim 0 i 1 dovesti i jednu ulaznu varijablu, pa je broj upravljačkih varijabli manji za jedan od varijabli funkcije

• primjer funkcije s tri varijable

• dvije varijable (A i B) se dovode na upravljačke ulaze multipleksora
•s njima se bira ulaz prema tablici
• funkcija se dekomponira na četiri podfunkcije koje se zovu rezidualne funkcije
• svaka od tih rezidualnih funkcija je određena tablicom kombinacija koju čine varijabla C i pripadne vrijednosti funkcije f
. Kako su to funkcije jedne varijable, rezidualna funkcija može poprimiti vrijednost '0','1',C i .

ostvarenje
rješenje trivijalnim rezidualnim funkcijama
- efikasnije rješenje:
- za
MUX s n-1 adresa i 2n-1 informacijskih ulaza
- na ulaze MUX dovoditi funkcije varijable najmanje težine
- 2n-1 informacijskih ulaza - 2n-1 funkcija ostatka, rezidualnih funkcija

-rezidualne funkcije od jedne varijable - trivijalne rezidualne funkcije

Multipleksor

• za efikasnije korištenje multipleksora za realizaciju funkcija:

• na ulaz osim 0 i 1 dovesti i jednu ulaznu varijablu, pa je broj
upravljačkih varijabli manji za jedan od varijabli funkcije

• primjer funkcije s tri varijable

• dvije varijable (A i B) se dovode na upravljačke ulaze multipleksora
•s njima se bira ulaz prema tablici
• funkcija se dekomponira na četiri podfunkcije koje se zovu rezidualne
funkcije
• svaka od tih rezidualnih funkcija je određena tablicom kombinacija
koju čine varijabla C i pripadne vrijednosti funkcije f
. Kako su to funkcije jedne varijable, rezidualna funkcija može poprimiti
vrijednost '0','1',C i .
Multipleksor

• tablica kombinacija funkcije

s jednom odvojenom varijablom
• realizacija funkcije

pomoću multipleksora 4/1

I0
I1 f(A,B,C)
Y
I2
I3
A1 A0

C A B
 Pretvornik koda

• pretvaranje kodnih riječi iz jednog koda u drugi

• primjer: pretvorba BCD znamenki u 7-segmentni kod
za prikaz na 7-segmentnom displeju
D3 D2 D1 D0
23 22 21 20 a b c d e f g
8 4 2 1
a
0 0 0 0 0 1 1 1 1 1 1 0 f b
1 0 0 0 1 0 1 1 0 0 0 0 g
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1 e c
4 0 1 0 0 0 1 1 0 0 1 1 d
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
Permanentna memorija

• ROM memorija (engl. Read-only memory)

• osnovna struktura sklopa permanentne memorije:
• sklop od dekodera i kodera

DEKODER KODER

adresa izlaz
2n
n bita b bita
-

Permanentna memorija

ROM
• simbol permanentne memorije: 2n/b
a0 D0
• vrijeme pristupa-od zahtjeva za čitanjem
do pojave sadržaja na izlazu (oko 100ns)

an-1 Db-1
Permanentna memorija

koder

D0
• osnovna logička
shema permanentne

D1
memorije 8X4 s
upisanim podacima

D2
kao primjerom:

D3
dekoder

7
a0
a1
a2
Permanentna memorija

• neke uobičajene oznake i simboli

stalni spoj

programirljivi spoj

pojačalo s invertiranim i
neinvertiranim izlazima

sklop s više ulaza sa stalnim ili

programirljivim spojevima
Permanentna memorija

• permanentna memorija s programirljivom koderskom matricom

a2 a1 a0

D3 D2 D1 D0
Permanentna memorija

• tablični prikaz prikazang sklopa permanentne memorije:

• moguća realizacija logičkih funkcija
• u gornjem riječ a2 a1 a0 D3 D2 D1 D0
primjeru 0 0 0 0 0 1 0 1
4 izlaza 1 0 0 1 0 0 1 1
D0 –D3 2 0 1 0 1 0 0 0
4 funkcije: 3 0 1 1 1 1 0 1
f0=Σ(0,1,3,5) 4 1 0 0 0 1 1 0
5 1 0 1 1 0 0 1
f1=Σ(1,4,6,7)
6 1 1 0 1 0 1 0
f2=Σ(0,3,4,7) 7 1 1 1 0 1 1 0
f3=Σ(2,3,5,6)
Permanentna memorija

• razvoj sklopovskih izvedbi

• neprogramirljive permanentne memorije ROM
• programirljive permanentne memorije PROM (engl.  programmable
read-only memory)
• izbrisive programirljive permanentne memorije EPROMl.
(engl.erasable programmable read-only memory)
• električki izbrisive programirljive permanentne memorije
EEPROM (engl. electrically erasable programmable read-only
memory )
Permanentna memorija

• neprogramirljive permanentne memorije ROM -

• izvedba kodera diodnom matricom
0
iz dekodera

D1
Permanentna memorija
• koder permanentne memorije izveden s MOSFET-ima

+UDD +UDD +UDD

riječ 0

riječ 1

riječ 2

D2 D1 D0
Programirljive permanentne memorije PROM

• osigurač pregori ako se dovede jača struja (5mA).

UCC

1. riječ
b0

UCC

b1
2. riječ

topljivi
"osigurači"
Izbrisive programirljive permanentne memorije EPROM
• osnovna ćelija EPROM-a MOSFET s lebdećom elektrodom

polikristal silicija G1 - lebdeća elektroda

G2
SiO2
S D

n+ n+

p - supstrat

• upis-na G2 napon 20V više milisekundi

• brisanje-kroz prozorčić za prolaz ultraljubičastog zračenja od
kvarcnog stakla-desetak min.
Električki izbrisivi programirljivi ROM (EEPROM)
• širina izolatora smanjena na manje od 0.02μm
• osnovna ćelija EEPROM-a:

polikristal silicija G1 - lebdeća elektroda

G2
SiO2
S D

n+ n+

p - supstrat

• upis-na G2 napon 20V

• brisanje-na odvod napon 20V
• vrijeme čitanja: 150 ns
• vrijeme upisa: 1ms
Podaci nekih permanentnih memorija

Vrijeme
Potrošnja
Kapacitet Organizacija pristupa Funkcija Tehnologija
[mW]
[ns]
4M 512 K x 8 90 120 ROM CMOS
128 M 16 M x 8 100 110 ROM CMOS
16 K 2Kx8 35 650 PROM bipolarna
256 K 32 K x 8 65 150 PROM CMOS
4M 256 K x 16 90 36 EPROM CMOS
1M 128 K x 8 200 50 EEPROM CMOS
Programirljive logičke naprave
• PLD-programirljive logičke naprave (engl.Programmable Logic
Devices)
• klasa sklopova kod kojih
se i matrica I sklopova može blokovi logičkih
programirati sklopova
•potreban broj
sklopova za realizaciju funkcija
znatno smanjen, a složenost programirljive
funkcija povećana logičke sklopke za
varijable povezivanje
Programirljivo logičko polje (PLA)

• PLA-programirljivo logičko polje (Programmable Logic Array)

• ista logička struktura kao kod permanentnih memorija
• struktura programirljivog logičkog polja
x0
x1
n

xn-1

izlazni
stupanj
dekoder
y0
y0
y1
y1

y b 1
yb 1
koder
• primjer: izvedba funkcija s pomoću PLA

f1  ABD  AC  ACD
A
f 2  AC D  ABD  ABD
B
f 3  AD  AC D  ABD
C

Z0
Z1
Z3
PLA izveden s NILI matricama-izvedba dviju funkcija
• simbolički pojednostavljen prikaz:
f1  S1  S3  S1 S3  ( A  C )( A  B  C )

f 2  S 2  S3  ( A  C )( A  B  C ) UDD
UDD UDD UDD

A A

B
B

S1 S2 S3
UDD f1
UDD S1 S2 S3 f1
f3
UDD f2
Izvan tvornice programirljivo logičko polje (FPLA)
• (Field Programmable Logic Array)
• logička polja koja korisnik može programirati na licu
UDD UDD
mjesta (izvan tvornice)
• EEPROM čelije s MOS tranzistorima u PAL matrici
A

=
B

UG

S1 S2
Poluprogramirljivo logičko polje PAL
• PAL (Programable Array Logic)
• sastoji se od I i ILI sklopova, programira se samo I
A
matrica
• jednostavnija
B
• jeftinija u proizvodnji
• brža C

• manje fleksibilna od PLA

f1 f2
• primjer:poluprogramirljivo logičko polje s mogućnošću ponovne
uporabe izlaznog signala
A

f1  ABC  AB
B
f 2  f1 A  BC
C

f1 f2
-primjer: makroćelija na izlazu PAL-a
• na izlazu makroćelije: multipleksor 2/1 i odvojni sklop s tri stanja
• do sada prikazane programirljive naprave su relativno jednostavne
strukture-jednostavne programirljive naprave-SPLD-(Simple PLD)

f1
izlaz s
3 stanja
D Q

prema 1- matrici
Složeni PLD
• CPLD-složene programirljive logičke naprave (Complex
Programmable Logic Devices)
• osnovna struktura složene programirljive logičke naprave CPLD

ulazi/izlazi
ulazi/izlazi

blok tipa blok tipa

PAL PAL

prospojna matrica

ulazi/izlazi
ulazi/izlazi

blok tipa blok tipa

PAL PAL
• primjer: dio strukture jednog bloka tipa PAL

prospojna matrica

blok tipa
PAL
0/1

D Q

0/1

D Q
Programirljivo polje logičkih sklopova (FPGA)
• za izvođenje još složenijih sustava
• FPGA-programirljiva polja logičkih sklopova (Field
Programmable Gate Array)
• primjer: osnovna struktura:

ulazi/izlazi
povezivanje
vodoravnih i
okomitih vodova

LB LB

ulazi/izlazi
ulazi/izlazi

LB LB

povezivanje
ulazi/izlazi logičkih
blokova
• pregledna tablica logičke funkcije LUT (look-up-table)

• logička funkcija programira se tako da se upišu odgovarajuće

vrijednosti funkcije u bistabile
• ulazni sklop s 4 bistabila
• ulazne varijable X0 i X1 upravljaju dvoulaznim multipleksorima
• sklop: X0

Q • tablica kombinacija:
B0
B0
X0 X1 f
Q
B1
B1
0 0 B0
m1
f 0 1 B1
B2
Q m2
1 0 B2
B2
1 1 B3
Q
B3 B3

X1