Professional Documents
Culture Documents
thành
phần WLAN EMIFS EMIFF SD/MMC
TV Encoder
chính của
bản mạch Digicam
LCD
LCD
Camera
bao gồm: McBSP2
Touchscreen
các BXL, Video Decoder
I2C
OMAP
các hệ KB
thống bus,
McBSP1
I/O, bộ CODEC 5910 UART3 IR Remote
Modem
Application RF
7 8 9
* 0 #
Subsyst
■ Sơ đồ mạch điện tử
■ Cho góc nhìn chi tiết tất cả các phần tử có trong hệ
thống hoặc các thành phần
■ Thông tin trong sơ đồ
Q Tiêu đề
Q Các ký hiệu sơ đồ
Q Nhãn kèm theo mô tả thông tin từng phần tử:
■ Kích cỡ, kiểu, ..
■ Số chân của IC, tên tín hiệu, ..
Q Đơn vị ký hiệu
Q Nhóm chức năng
Q Đầu I/O, nguồn
GPIO
1
74HCT4051 AD7821 74LVC4245/SO IR LSB
2
11 3 1 2 3 ...
10 A X VIN DB0 3 4 A1 B1 21 9
9 B 13 12 DB1 4 5 A2 B2 ... MUX LSB
C X0 14 11 +VREF DB2 5 6 A3 B3 10
20 3
6 X1 15 -VREF DB3 14 7 A4 B4 ... MUX
19
EN X2 12 7 DB4 15 8 A5 B5 11
16 X3 1 8 MODE DB5 16 9 A6 B6 ... MUX MSB
7 VDD X4 5 13 RD DB6 17 10 A7 B7 18 4
VEE X5 2 CS DB7 A8 B8 17 ...
X6 4 20 9 2
X7 19 VDD INT 18 DIR ...
VSS OFL 16 5
22 15
6 OE IR MSB
WR/RDY 23 ...
IR D1 24 VCCB 14 6
VCCB
7
IR D2
74LVC4245/SO 8
IR D3 3 21...
4 A1 B1 20
5 A2 B2 19
IR D4 6 A3 B3 18
7 A4 B4 17
8 A5 B5 16
IR D5 9 A6 B6 15
10 A7 B7 14
A8 B8
IR D6 2
DIR
22
IR D7 OE
23
24 VCCB
IR D8 VCCB
Reset LCD
SRAM
Clock AT89C51
Output
Serial Address
Decoder Input
Hạ mức Hạ mức
enq
20 ns
ack
tsetup
20 ns D Q
c
thold
30 ns
Timing
CLK
1 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4
ALE
/PSEN
PORT2
PORT0
LATCH
Bus Cycle
Memory
0
Address Bus
Program
CPU Fetch Bus Harvard
Address Bus 0
Data Bus Data
Phần hệ thống
Phần cứng
Application
area Application
VFS
Kernel
area Buffer Cache Network Subsystem
Device Interface
Hardware Hardware
Sensor conditioning
Output interfaces
sensor
actuator
Microcontroller
sensor
(uC) indicator
sensor
Ethernet1
Audio
Download Cable
Ethernet2
Power Cable
Ethernet Cable
Flash32MB
UART
SDRAM128MB
6.4”TFT LCD
PXA255-400MHz
Sensor
GPS
FPGA
Camera BlueTooth
EX_IO
Keypad
MMC
PCMCIA CF
■ Hệ thống bus
■ Intel X86
■ MIPS ARM
■ StrongARM
■ PowerPC
■ Hitachi SuperH
Interfaces UART UART, SPI, UART, None UART UART, SPI UART, USB,
ADC USART, I2C I2C
Data bus 8-bits 8-bit 6800 or 32-bit 32-bit 32-bit ARM7 8-bit 8-bit PIC16
width 6809 μP MFL5xxx μP MPC55xx μP μP megaAVR family
μP
Particulars 2 16-bit 512 bytes of 2 16-bit MMU and 8-bit ADC, 4 KB 8-bit ADC,
counters/time EEPROM timers DSP timers, EEPROM, 8-bit timer,
rs functionality PWM and 10-bit ADC, comparator
watchdog PWM
Arm
■ Gỡ rối
SCI1 MIPS
60-80 MHz Quad Timer
✓ Up to two 6-Output PWM Modules
✓ 32JTAG/OnCE™
– 160 LQFP,Debug Port Packages
160 MBGA
NNTu Hệ Thống Nhúng (Spring 2008) 53
Bộ xử lý: 56F820
✓ 31.5K-64K Words Program FLASH, 512 -1K Words
External Program RAM
Program Program Boot
Memory 2K-4K Words Data FLASH, 4K Words Data RAM
Flash RAM Flash ✓
Interface
✓ 2K Words BootFLASH™
JTAG/OnCE
Data RAM External Memory Interface
Voltage ✓
SCI0 80 MHz
MIPS ✓ Time Of Day (TOD) 10-
81 – 144 Pins ✓
✓Time of 48
Up to DayGPIO
Up to 48 GPIO
NNTu Hệ Thống Nhúng (Spring 2008) 55
Bộ xử lý: 56F8300
✓ 60MIPS Harvard Architecture Core
External ✓ 32K-512K Bytes Program Flash, 4K Bytes Program RAM
Program Program Boot
Memory ✓ 8K-32K Bytes Data Flash, 8K-32K Bytes Data RAM
Flash RAM Flash
Interface ✓ 8K-16K Bytes BootFLASHTM
✓ Code Security Interlock feature for Flash Memory
JTAG/EOnCE
Data RAM ✓ External Memory Interface with 24 Address lines, 16 data lines
Voltage and 8 chip selects
Regulat ✓ On chip Voltage regulator and ADC reference
ors
Interrupt Data Flash ✓ System Clock Generator - Dynamically Program System Clock
Frequency
Controller 56800E 6-output ✓ Power Supervisor – Power on Reset and Low Voltage
Power ✓ detection.
Supervisor Core PWM A
✓ Computer Operating Properly Timer
6-output
COP
Temp Sensor
60 MIPS PWM B
✓ Up to two FlexCAN Modules – CAN 2.0 A/B Compliant
✓ Up to two 6-Output PWM Modules
48 - 160 Pins
NNTu Hệ Thống Nhúng (Spring 2008) 56
Bộ xử lý: ADSP-TS201S
n r
Memory array
■ SRAM: Vdd
Q Nhanh. Q
Q’
Q Dễ tích hợp.
Q Tiêu tốn năng lượng
BL’ BL
■ DRAM: BL
WL
Q Phải được “làm tươi”
(Refresh).
CS
CBL
CE’
R/
SRAM
W’
Adrs
Data
CE’
R/W’
Adrs
CE’
R/W’
RAS
’ DRAM
CAS’
Adrs
Data
CE’
R/W’
RAS’
CAS’
time
NNTu Hệ Thống Nhúng (Spring 2008) 71
Bộ nhớ: truy xuất trang
CE’
R/W’
RAS’
CAS’
time
NNTu Hệ Thống Nhúng (Spring 2008) 72
Bộ nhớ: DRAM – làm tươi
2 PSD4256G6V
NNTu Hệ 77 77
ThôBnlagcNkfihnuBnFg5(3S3pIr/iO
ng 2008)
Bộ nhớ: điều khiển
memory I/O
CPU
DMA
n
■ Data:
c
■ Control:
3
1
data enq
2 4
ack
enq = 1 ack = 0
0 0
ack enq
1 1
enq = 0 ack = 1
1 1
ack enq
0 0
M1 M2
read = 1 R/W
adrs = A
W
data R/W
mem[adrs] =
R data
adrs data = mem[adrs]
reg = data
memory
CPU
read = 1 R/W
adrs = A done = 0
data W mem[adrs] =
R/W data
done = 1
R
n adrs
done data = mem[adrs]
done = 1
y
done
memory
reg = data
CPU
clock
R/W’
Address
enable
adrs
Data
Ready’
data
■ RDY/nBUSY
nOE/nWE
nCS/Addr
DATA
nOE/nWE
nCS/Addr
■ AMBA:
Q Chuẩn mở.
Q Nhiều thiết bị mở
memory I/O
rộng.
bridge
CPU
■ 2 Dạng biến đổi:
AHB APB
Q AHB (AMBA High-
Performance Bus ).
Q APB (AMBA
Peripherals Bus ).
From From
Serva receiv
nt er
D
C
S A A A A R A D D D A S O
T R 6 5 0 / C 8 7 0 C T P
T w K K
Typical read/write cycle
interrupt
N1
N2
N3 k_pressed
N4
M1
M2
M3
M4 4
key_code key_code
keypad controller
N=4, M=4
columns
Mạch số
LED
E communications
R/W bus
RS
DB7–DB0
8
microcontroller LCD
contr
oller
CODES RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 Description
I/D = 1 cursor moves left DL = 1 8-bit
0 0 0 0 0 0 0 0 0 1 Clears all display, return cursor home
I/D = 0 cursor moves right DL = 0 4-bit
S = 1 with display shift N = 1 2 rows 0 0 0 0 0 0 0 0 1 * Returns cursor home
S/C =1 display shift N = 0 1 row Sets cursor move direction
0 0 0 0 0 0 0 1 I/D S
S/C = 0 cursor movement F = 1 5x10 and/or specifies not to shift
display
R/L = 1 shift to right dots F = 0 ON/OFF of all display(D), cursor
0 0 0 0 0 0 1 D C B
R/L = 0 shift to left 5x7 dots ON/OFF (C), and blink position
(B)
0 0 0 0 0 1 S/C R/L * * Move cursor and shifts display
ADC
voltage
bn-1 4R
bn-2 8R
bn-3
2n
■ N-bit kết quả yêu cầu bộ so sánh:
Vin
encoder
...