tla

ri.
co

T.C.
MLL ETM BAKANLII

sn
o

MEGEP

em
de
r

(MESLEK ETM VE RETM SSTEMNN GLENDRLMES

PROJES)

BLM TEKNOLOJLER

w
.e

SAYICILAR

ANKARA 2008

m
ri.
co

Milli Eitim Bakanl tarafndan gelitirilen modller;

Talim ve Terbiye Kurulu Bakanlnn 02.06.2006 tarih ve 269 sayl Karar ile
onaylanan, Mesleki ve Teknik Eitim Okul ve Kurumlarnda kademeli olarak
yaygnlatrlan 42 alan ve 192 dala ait ereve retim programlarnda
amalanan mesleki yeterlikleri kazandrmaya ynelik gelitirilmi retim
materyalleridir (Ders Notlardr).

Modller, bireylere mesleki yeterlik kazandrmak ve bireysel renmeye

rehberlik etmek amacyla renme materyali olarak hazrlanm, denenmek ve
gelitirilmek zere Mesleki ve Teknik Eitim Okul ve Kurumlarnda
uygulanmaya balanmtr.

Modller teknolojik gelimelere paralel olarak, amalanan yeterlii

kazandrmak koulu ile eitim retim srasnda gelitirilebilir ve yaplmas
nerilen deiiklikler Bakanlkta ilgili birime bildirilir.

rgn ve yaygn eitim kurumlar, iletmeler ve kendi kendine mesleki yeterlik

kazanmak isteyen bireyler modllere internet zerinden ulaabilirler.

Baslm modller, eitim kurumlarnda rencilere cretsiz olarak datlr.

Modller hibir ekilde ticari amala kullanlamaz ve cret karlnda

satlamaz.

w
.e

em
de
r

sn
o

tla

NDEKLER

w
.e

em
de
r

sn
o

tla

ri.
co

AIKLAMALAR ....................................................................................................................ii
GR ....................................................................................................................................... 1
RENME FAALYET-1 ..................................................................................................... 3
1. SAYICILAR......................................................................................................................... 3
1.1. Asenkron Sayclar........................................................................................................ 3
1.1.1. ki Bitlik Asenkron leri-Geri Sayc ..................................................................... 4
1.1.2. Bitlik Asenkron leri Ve Geri Sayclar ........................................................... 6
1.1.3. Drt Bitlik Asenkron leri Ve Geri Sayclar......................................................... 8
1.1.4. Resetlemeli asenkron ileri ve geri sayclar ......................................................... 12
UYGULAMA FAALYET .............................................................................................. 14
LME VE DEERLENDRME .................................................................................... 15
RENME FAALYET-2 ................................................................................................... 17
2. SENKRON SAYICILAR................................................................................................... 17
2.1. ki Bitlik, Bitlik, Drt Bitlik Senkron leriGeri Saycnn Karno Haritas ile
Hesaplanmas ..................................................................................................................... 18
2.1.1. ki Bitlik Senkron leriye Saycnn JK FF Kullanlarak Tasarm ...................... 18
2.1.2. ki Bitlik Senkron Geriye Saycnn JF FF Kullanlarak Tasarm ...................... 21
2.1.3. Bitlik Senkron leriye Saycnn Jk Ff Kullanlarak Tasarm........................ 23
2.1.4. Bitlik Senkron Geriye Saycnn JK FF Kullanlarak Tasarm ..................... 26
2.1.5. Drt Bitlik Senkron leriye Saycnn JK FF Kullanlarak Tasarm ................... 27
2.1.6. Drt Bitlik Senkron Geriye Saycnn JK FF Kullanlarak Tasarm................... 30
2.2. stenilen Sraya gre Sayan Saycnn Karno Haritas ile Hesaplanmas.................... 32
2.3. Halka Sayclar (Ring Counter) (7474) ....................................................................... 37
2.3.1. Standart Ring Sayc ( Kalc Halka Sayc) ........................................................ 37
2.3.2. Yryen Ring Sayc (Kayc Halka Sayc)........................................................ 38
2.4. Entegre Sayclar ......................................................................................................... 39
2.4.1 Decimal ( Desimal Onlu ) Sayc (4017) .......................................................... 39
2.4.2 kili (Binary) Sayc: ............................................................................................. 42
2.4.3. Programlanabilen Sayc...................................................................................... 43
2.4.4. Resetlemeli Senkron Binary leriGeri Sayc (74191) ....................................... 48
2.4.5. Resetlemeli Senkron BCD leriGeri Sayc (74192).......................................... 49
UYGULAMA FAALYET-1 ........................................................................................... 52
UYGULAMA FAALYET 2 ........................................................................................... 53
MODL DEERLENDRME .............................................................................................. 54
CEVAP ANAHTARLARI ..................................................................................................... 57
KAYNAKA ......................................................................................................................... 58

AIKLAMALAR
AIKLAMALAR
523EO0044

ALAN

Biliim Teknolojileri

DAL/MESLEK

Bilgisayar Teknik Servisi

MODLN ADI
MODLN TANIMI

Sayclar
Asenkron sayc ve senkron sayclar anlatan
materyalidir.

SRE

40 / 32

N KOUL

Flip-Flop modln tamamlam olmak.

YETERLK

Asenkron ve senkron sayclar tasarlamak ve devrelerini kurmak

MODLN AMACI

Genel Ama
Bu modl ile gerekli ortam salandnda sayc tasarmn ,
asenkron sayc ve senkron sayc devrelerini tekniine uygun
hatasz olarak kurup altrabileceksiniz.
Amalar
1. Sayc tasarm yapabileceksiniz.
2. Asenkron sayc devreleri hatasz kurup altrabileceksiniz.
3. Senkron sayc devrelerini hatasz kurup altrabileceksiniz.

ri.
co

KOD

em
de
r

sn
o

tla

renme

Ortam

w
.e

ETM RETM
ORTAMLARI VE
DONANIMLARI

LME VE
DEERLENDRME

Atlye, laboratuvar, bilgisayarda eitli devre tasarm

programlar .
Donanm (Ara-Gere ve Ekipman)

DC g kayna, asenkron sayc entegresi, senkron sayc

entegreleri , elektronik malzemeler (flip-flop entegreleri ve
sayc entegreleri), malzeme antas (yankeski , karga burun
vb.) uygulamalarda gerekli elektronik devre elemanlar
(board , diren, buton, led vb.)
Her faaliyet sonrasnda o faaliyetle ilgili deerlendirme
sorular ile kendi kendinizi deerlendireceksiniz.
Modl sonunda uygulanacak lme aralar ile modl
uygulamalarnda kazandnz bilgi ve beceriler llerek
deerlendirilecektir.
Bu modl sonu lme arac, sizin modlden baarl olup
olmadnz gsterecektir.

ii

GR

ri.
co

GR
Sevgili renci,

sn
o

tla

Teknoloji an yaamaktayz. Teknolojinin kullanm , gelimi toplumlarda

ekonomik gelimenin gstergesi haline gelmitir. Teknoloji ise eitim srecinin
gelitirilmesinde nemli rol oynamaktadr. Toplumdaki fertlerin yeni teknolojik gelimelere
adaptasyonu zorunlu hale gelmitir. Teknoloji anda artk bilgiyi ezberleyen deil ; bilgiye
ulaabilen, bilgiyi kullanabilen , deiime ve gelimeye ak bireylere ihtiya vardr.
Bilgisini gelimelere paralel olarak yenileyen ve srekli bilgi dzeyini artran bireyler her
zaman bir adm nde olacaktr. Gelimi toplumlar seviyesinde ve hatta zerinde olmak iin
gelecek nesillerimizi bir sonraki an gerekleri ile donatmalyz.

em
de
r

Gnmzde btn mesleklerde bilgisayar kullanmaya ihtiya duyulur. Bunun sonucu

olarak da gnlk hayatta srekli kullandmz bilgisayar oluturan donanmlarn
zelliklerini, alma sistemlerini merak ederiz. Sizlerin de biliim teknolojileri alannda
alacak birer teknik eleman olarak bilgisayar donanmlar ve bunlarn ileyileriyle ilgili
bilgi ve becerilerinizi gelitirmeniz kanlmazdr. Yazlmlarn kontrol ettii donanm
birimlerinin almas konusunda temel bilgi sahibi olmak yaplacak ilemleri daha verimli
klacaktr.
Bu modlde sayclar ile ilgili almalar yaparak sayma ve frekans blme uygulamas
gerektiren devreler gerekletirebileceksiniz. Bu modl oluturan sayclar renmek
zevkli ve admlar takip edildiinde kolaydr.
Tek bir eye ihtiyacmz var, almak.

w
.e

Baarlar dilerim.

w
.e

w
em
de
r
ri.
co

tla

sn
o

ri.
co

RENME FAALYET-1

RENME FAALYET-1

AMA

Bu modl ile size verilen sayc devre tasarm ile ilgili almalar yapabilecek ,
asenkron sayc devrelerini tasarlayarak tekniine uygun ekilde hatasz kurup
altracaksnz.

tla

ARATIRMA

sn
o

Sayclarn temelini oluturan flip flop elamanlarn eitlerini , tetikleme sinyal

durumlarn, flip flop gei tablolarn ve flip floplarn birbirlerine dnm
ekillerini hatrlaynz ve sayclarn eitlerini ve kullanma yerlerini aratrnz.

1. SAYICILAR

em
de
r

FF larn arka arkaya srayla balanmas ile oluturulmu devrelerdir. Girilerine

uygulanan saat darbelerini (Clock pulse) ikili tabana gre sayma ilemi yapar.
Sayclar, dijital l, kumanda, ve kontrol tesislerinin nemli elamanlarndandr .
Ayrca frekans blme , frekans lmleri , aritmetik ilemler ve zaman aral lmleri gibi
ilemlerde kullanlr. Sayclar tetikleme iaretlerinin ( clock ) farkl zamanl (Asenkron) , e
zamanl ( Senkron) veriliine gre iki gurupta incelenebilir.

Asenkron sayclar
Senkron sayclar

1.1. Asenkron Sayclar

w
.e

Asenkron sayclar , dalgal sayc ( ripple counter ) veya seri sayc ( serial counter)
olarak da adlandrlr. Bu sayclarda FFlarn klar bir sonraki FF clock giriine
uygulanarak birbirini tetiklemeleri salanr. Bylece bir ndeki sonrakini tetiklemi olur.
Asenkron sayclardaki FFlar toggle modunda alr yani her bir clok darbesi ile durum
deitirir.
Sayclarn en nemli zelliklerinden biri de alma hzlardr. rnein , asenkron bir
saycda 4 adet FF kullanlm olsun. Her FF tepki sresi 10 nanosaniye ise son FF
konumunun deimesi iin 4x10= 40 nsn lik bir zaman geer. Zamanlamann hassas olduu
yerlerde ve bilgisayar devrelerinde bu nemli bir faktrdr.
Clock palsi sadece ilk FF giriine uygulanan , her birinin Q k bir sonrakinin clk
giriine uygulanan ve klarn Q ucundan alnd sayclara asenkron ileriye sayc denir.
Ayn zamanda asenkron yukar saycda denir.

Clock palsi

Q
Q

CLK

2n

Q
Q

CLK

Qn

Q
Q

CLK

2 1 Q1

ri.
co

20 Q 0

ekil 1.1: Asenkron ileriye sayc prensip emas

sn
o

tla

ekil 1.1deki prensip emasnda clock palsi ilk FFa uygulanmtr. Bu durum ilk FF
kn dk deerlikli bit durumuna getirmitir. Yukardaki devre negatif kenar ( den
kenar ) tetiklemeli alr. Clock palsinin uyguland FF en deersiz bittir. Sralama en
dk deerlikli bitten , en yksek deerlikli bite doru yaplr. Tablolarda en dk
deerlikli bit en saa yerleecek ekilde dzenleme yaplr. k dalga ekilleri izilirken en
stte clock palsi bulunur. Bundan sonra sralama dk deerlikli bitten yksek deerlikli
olana doru yaplr. Asenkron ileriye sayclar , genellikle JK ve T tipi FF ile yaplr. JK FF
giri ular birletirilerek T FF elde edilir ve lojik 1 uygulanr.
TTL serisi entegrelerde ( 74 serisi) bota braklan ular lojik 1 olarak ilem grr.

1.1.1. ki Bitlik Asenkron leri-Geri Sayc

Q1

em
de
r

Q0

CLK

Clk

FF0

Q
Q

Q
Q

CLK

FF1

ekil 1.2 : JK FF ile yaplan iki bitlik asenkron ileriye sayc

w
.e

Asenkron sayclarda JK FF her clk palsinde konum deitirmesi iin J ve K

girilerinden lojik 1 verilmelidir. ekil 1.2de FF0 clk giriine 0. clk palsi uygulandnda
Q0 k 0dan 1e geer. 1. clk palsinde ise k yine konum deitirir bu defa FF1 clk
giriine Q0 daki den kenar deiimi FF1 in Q1 knn 0dan 1e geiini salar. 2. clk
palsi ile FF0 konum deitirir FF1 etkilenmez. 3. clk palsi ile FF0 konum deitirerek 0dan
1e geer. Pozitif kenarda FF1 tetiklenmeyecei iin FF1 konum deitirmez. FF1 k 1
olarak kalr.
Clock
0
1
2
3

Q1
0
0
1
1

Q0
0
1
0
1

Tablo 1.1 : ki bitlik asenkron ileriye saycnn doruluk tablosu

m
ri.
co

ekil 1.3 : ki bitlik asenkron ileriye saycnn k dalga ekilleri

sn
o

tla

Asenkron geriye sayclarda clk palsi ilk FF clk giriine uygulanarak bir sonraki FF
bir ncekinin Q ( Q deil olarak belirtilir) kna balanarak elde edilen sayclara
asenkron geriye sayc denir. Ayn zamanda asenkron aa (down) sayc da denir.

em
de
r

ekil 1.4: Asenkron geriye sayc prensip emas

w
.e

Yukardaki prensip ema den kenar tetiklemelidir. Clk palsinin uyguland FF

dk deerlikli bittir. Sralama da en deersiz bitten en deerli bite doru yaplr.

ekil 1.5: ki bitlik asenkron geriye sayc

Clock Q1
(21)
0
1
1
1
2
0
3
0

Q0
(20)
1
0
1
0

Tablo 1.2 : ki bitlik asenkron geriye sayc doruluk tablosu

m
ri.
co

tla

ekil 1.6 : ki bitlik asenkron geriye sayc dalga ekilleri

em
de
r

sn
o

ekil 1.5te JK FF ile yaplan iki bitlik asenkron geriye sayc balants verilmitir.
ekil 1.6da dalga ekillerinde negatif kenar yerine pozitif tetikleme palsinin ykselen
kenarnda klarn pozisyonlarna dikkat edelim. JK FF ile yaplan asenkron geriye saycda
, FF0n clk giriine 0. clk palsi uygulandnda, FF0 ve FF1 konum deitirir. FF0 konum
deitirerek 0dan 1e geerken Q0 , Q0 tersi olacandan 1den 0a geer. Bu da negatif
kenar tetikleme oluturarak FF1i tetikler. 1. clk palsinde , FF0 konum deitirir.
Deillenmi k 0dan 1e geecei iin den kenar palsi olumaz ve FF1 konum
deitirmez. Dier FF tetiklenmeleri de bu mantkla ayn ileme devam eder. Asenkron
geriye sayclarda , ilk FFden sonraki FFler iin her defasnda negatif kenar tetikleme
palsini gsterebilmek iin deillenmi kn da dalga eklini izmek yerine, normal kn
(Q) dalga ekli zerinde ykselen kenar tetikleme palsinin gsterilmesi ayn sonucu verir.

1.1.2. Bitlik Asenkron leri Ve Geri Sayclar

ekil 1.7 : bitlik asenkron ileriye sayc

w
.e

Asenkron sayclarda bitlik bir sayc ile 0dan 7ye kadar ileriye veya geriye
saylabilir. Yani mod 8 bir sayc yaplabilir.

Q1
(21)

Q0
(20)

0
1
2
3
4
5
6
7

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Q2
(22)

ri.
co

Clock

em
de
r

sn
o

tla

Tablo 1.3 : bitlik asenkron ileri sayc doruluk tablosu

w
.e

ekil 1.8 : bitlik asenkron ileri sayc dalga ekilleri

ekil 1.9 : bitlik asenkron geriye sayc

Clock Q2
(22)
0
1
1
1
2
1
3
1
4
0
5
0
6
0
7
0

Q1
(21)
1
1
0
0
1
1
0
0

Q0
(20)
1
0
1
0
1
0
1
0

Tablo 1.4 : bitlik asenkron geriye saycnn doruluk tablosu

m
ri.
co

ekil 1.10: bitlik asenkron geriye saycnn k dalga ekilleri

tla

Dalga ekilleri incelendiinde negatif kenarla tetikleme olduu ve her tetikleme

sonucunda uygulanan clock frekansnn ikiye blnd grlmektedir. Asenkron geriye
sayclarda , ilk FFden sonraki FFler iin negatif kenar tetikleme palsi yerine Q knn
dalga ekli zerinde pozitif kenar tetikleme palsi kullanlabilir.

sn
o

1.1.3. Drt Bitlik Asenkron leri Ve Geri Sayclar

ekil 1.11: Drt bitlik asenkron ileri sayc

w
.e

em
de
r

Asenkron sayclarla drt FF kullanlmas 2n (n = saycdaki FF says) 24 = 16 farkl

durum alabileceini gsterir. Sayclarda tekrar yapmadan alabilecei durum saysna o
saycnn modu denir. yle ise drt bitlik asenkron ileri sayclar mod 16 saycdr. 0dan
15e kadar sayabilir. Sayc klarndaki dalga ekillerinden yle bir sonuca varabiliriz.
FF0 n kndaki pals giritekinin yarsdr. FF3n kndaki ise 1 \ 16 s kadardr. Yani
ilk giriten itibaren 16 pals uygulanmken FF3 n knda ancak bir pals (darbe)
olumutur. Bu da bize bu sayclar frekans blc olarak da kullanabileceimizi gsterir.

Q1
21

Q0
20

0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Q2
22

ri.
co

Q3
23

sn
o

tla

Clock

em
de
r

Tablo 1.5: Drt bitlik asenkron ileri sayc doruluk tablosu

w
.e

ekil 1.12: Drt bitlik asekron ileri saycnn k dalga ekilleri

m
ri.
co
tla
sn
o

em
de
r

ekil 1.13: Drt bitlik asenkron ileri sayc

w
.e

ekil 1.14: Drt bitlik asenkron geri sayc

10

Q0
20
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

Q1
21
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0

ri.
co

Q2
22
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0

sn
o

0
1
2
3
4
5
6
7
8
9
10(A)
11(B)
12(C)
13(D)
14(E)
15(F)

Q3
23
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0

tla

Clock

em
de
r

Tablo 1.6 : Drt bitlik asenkron geri sayc doruluk tablosu

w
.e

ekil 1.15 : Drt bitlik asenkron geri sayc dalga ekilleri

11

m
ri.
co
tla
sn
o

ekil 1.16 : Drt bitlik asenkron geri sayc

1.1.4. Resetlemeli asenkron ileri ve geri sayclar

w
.e

em
de
r

Clk girii ilk FFye uygulanan , her birinin k bir sonraki FFnin clk giriine
uygulanan ve klarndan silme ( clear ) ya da sfrlama ucuna geri besleme (feed back)
yaplarak saymas snrlanan saycya modlu (resetlemeli) asenkron sayc denir. FF
klarndan geri besleme yaplmad srece sayc modu maksimumdur. Saycnn hangi
moda saymas isteniyorsa bunun binary (ikilik) karl alnr.Sayc kndaki bit deerleri
dikkate alnarak uygun klar VEDEL
kapsna girilir.Kap k FFlerin silme
(clear) ularna balanr. Burada dikkat edilmesi gereken nokta btn FFlerin silme ularna
balanmasdr.

ekil 1.17: Mod 10 asenkron ileri sayc

Mod 10 ekline getirilii yledir. 10 saysnn binary karl ( 1010) 2 olduundan

Q0=0 , Q1=1 , Q2=0 , Q3=1 olacaktr. Q1 ve Q3 ayn anda 1 olduunda sayc 10u
saymadan sfrlanr. Yani 0,1,2,3,4,5,6,7,8,9 saydktan sonra baa dner. Burada u noktaya
dikkat etmeliyiz. Grld gibi mod 8 iin bitlik sayc devreleri yeterli olacaktr. Yani
drt FF kullanarak mod 8 ve aasnda bir sayc tasarlanmamaldr. Tabloda 1.7de drt
bitlik bir saycnn ayarlanacak mod deerleri iin klara balanabilecek kaplar
verilmitir.

12

sn
o

tla

ri.
co

Asenkron geriye sayclar tasarlarken de ekil 1.4te verilen prensip emasndan

faydalanabiliriz.

ekil 1.18: Mod 8 yukar-aa asenkron sayc

w
.e

em
de
r

Burada bahsetmek istediimiz bir durum daha vardr. Asenkron sayclar yukar veya
aa sayc olarak dzenlenebildii gibi ufak bir deiiklikle de hem aa hem yukar sayc
olarak da ayarlanabilir. Temel yap ayn olmakla beraber her FF kna konan kontrol
devresi bu esneklii salar. Her FF kna balanan kontrol devresinin giri ularna, bir
ncekinin Q ve Q deil klar kontrol devresinin k ise bir sonraki FF clk giriine
balanr. ekil 1.18 de verilen mod 8 saycnn kontrol girii 1 ise mod 8 asenkron yukar
sayc, kontrol girii 0 ise mod 8 asenkron aa sayc olarak alr.

13

lem Basamaklar
ekil 1.13deki devreyi kurunuz.

klarn tmn ayn anda 0 yapmak

iin Reset (CLR) butonuna basnz.

sn
o

CLR butonuna basarak klar

sfrlaynz..

Devreyi dorudan deney bordu zerine

kurunuz.
CK ve PR ve CLR butonlarna basl
olmamasna dikkat ediniz. .
G kaynanzn
sabit 5V ularn
kullannz.
DC gerilimin art ve eksi ularn dikkatli
balaynz.

tla

Devreye enerji uygulaynz.

ri.
co

neriler

UYGULAMAFAALYET
FAALYET
UYGULAMA

ktaki tm ledlerin k verdiine dikkat

ediniz.( Lojik 1).

em
de
r

PR butonuna basarak tm klarn 1

olduunu ve btn ledlerin yandn
gzleyiniz.

CK butonuna ard arda basnz.

Her basta ledlerin durumlarn

gzleyiniz.

w
.e

Ka basmadan sonra ledler ilk hallerine

dnd gzleyiniz.

Her bir CK uygulamas iin CK butonuna

bir kere basp braknz.
Onalt kere CK uygulamak iin CK
butonuna onalt defa basnz.
klarn 1 olmas demek; bu klara
( Q0 - Q3 ) bal
LEDlerin
Yanmas demektir.
k LEDlerinin yandna dikkat
ediniz.
Her CK butonuna basta k ledlerin
durumlarn tablo 1.5 ile karlatrnz.

555 ile osilatr balantsn yaparak 3

nolu utan k alnz. Baladnz pot

CK giriine kare dalga kaynandan

balant yapnz.

ile CLK hzn kontrol ediniz.

14

LME VE DEERLENDRME
LME VE DEERLENDRME

Deerlendirme ltleri

ri.
co

PERFORMANS TEST (YETERLK LME)

Evet

1. ekil 1.13teki devreyi doru ekilde kurabildiniz mi ?

tla

2. Devreyi kurduktan sonra enerji uyguladnz m?

3. Tm klar sfrlayabildiniz mi?

sn
o

4. Tm klar 1 yapabildiniz mi?

w
.e

em
de
r

6. Kare dalga kaynan balayabildiniz mi?

15

Hayr

OBJEKTF TEST (LME SORULARI)

ri.
co

Aadaki ifageleri dikkatlice okuyarak uygun cevap kkn (Doru /

Yanl) olarak belirtiniz.
1.

Asenkron ileriye saycda 1. FFnin Q k 2.FFnin CLK giriine balanr. ( )

2.

Asenkron sayclarda CLK sinyali btn FFlere ayn anda uygulanr. ( )

3.

Sayc devresi tasarmnda JK

yntemdir. ( )

4.

Asenkron sayclarda CLK palsinin uyguland FFnin bit derecesi en dk

deerlikli (LSB) olandr.( )

5.

Asenkron heksadesimal sayc yapmak iin 5 adet FF gerekir. ( )

6.

Asenkron octal sayc tasarm iin 3 adet FF yeterlidir. ( )

7.

Asenkron mod 8 sayc 0,1,2,3,4,5,6,7,8 e kadar sayar. ( )

8.

Entegre sembolnde herhangi bir giri ucunda kk bir daire yoksa , buraya 0
uygulandnda aktif olaca anlalr. ( )

tla

sn
o

em
de
r

9.

tipi FF veya T tipi FF kullanmak en kullanl

10.

4FF li asenkron saycda 2.FF arzalanrsa bir sonraki etkilenmez,saymaya devam

eder. ( )

Resetlemeli ileri ve geri saycda klar sfrlamak iin CLR girilerine her zaman
lojik sfr uygulanr. ( )

w
.e

DEERLENDRME

Cevaplarnz cevap anahtar ile karlatrnz. Doru cevap saynz belirleyerek

kendinizi deerlendiriniz. Yanl cevap verdiiniz ya da cevap verirken tereddt yaadnz
sorularla ilgili konular geri dnerek tekrar inceleyiniz. Tm sorulara doru cevap
verdiyseniz dier renme faaliyetine geiniz.

16

RENME FAALYET-2

ri.
co

AMA

Gerekli ortam salandnda senkron sayc uygulamalar yapabileceksiniz.

ARATIRMA

RENME FAALYET-2

tla

Senkron sayclarn kullanm amacn aratrnz.

D tipi FF ve T tipi FF ile senkron sayc tasarmn aratrnz.
FF dnmlerini aratrnz.
stenilen srada sayan senkron sayclarn karno haritas ile hesabn aratrnz.
Entegreli Sayclarn entegrelerini kataloglardan ve nternetten aratrnz.

sn
o

2. SENKRON SAYICILAR

em
de
r

Bir nceki konuda grdmz gibi asenkron sayclarda saat sinyali (Clock palsi)
sadece birinci FFye dardan uygulanmaktadr. Son FFye clk palsinin ulamas belli bir
zaman gecikmesi ile olur. Bunu ortadan kaldrmak iin senkron sayclar kullanlr. Clock
girileri birletirilerek ayn anda tetiklenen , sayma sras tasarma bal olarak
deitirilebilen sayclara senkron sayclar denir. Senkron ve asenkron sayclarn tmnde
ana elaman Flip Flop elamandr. Senkron sayclarda ilave olarak lojik kap kullanm da
gereklidir.
Senkron sayc tasarm iin ilem basmaklar u ekildedir:
FFlerin says ve tipi belirlenir.
FFlerin alaca k deerleri tablo eklinde dzenlenir.
Her bir kn clock palsinden sonra alaca yeni deer Q+olarak tabloya
kaydedilir.
Tasarmda kullanlacak FFye ait gei tablosundan , her bir kn clock
palsinden sonra alaca deere gre gei tablosu dzenlenir.
Gei tablosundaki her bir giri Karno haritasna aktarlr ve k ifadeleri
yazlr.
k ifadelerine gre devre emas izilir.
Buna uygun balant yaplarak devre altrlr.

w
.e

17

R J
X 0
0 1

K T D
X 0 0
X 1 1

X 1

X 0

X 0

Tablo 2.1: Flip flop gei tablolar

S
0
1

ri.
co

Q Q+
0 0
0 1

tla

2.1. ki Bitlik, Bitlik, Drt Bitlik Senkron leriGeri Saycnn

Karno Haritas ile Hesaplanmas

sn
o

Senkron sayclarn tasarmnda SR tipi FF , D tipi FF , T tipi FF , ve JK tipi FF

kullanlabilir. Hangi FF kullanlacaksa ekil 2.1 de verilen gei tablolarndan yararlanlr.
Biz bu modlde piyasada daha ok kullanmndan dolay , konu anlatm iin JK tipi FF ile
senkron sayc tasarmn anlatacaz.

2.1.1. ki Bitlik Senkron leriye Saycnn JK FF Kullanlarak Tasarm

Yaplacak ilem basamaklar yledir:

em
de
r

2 adet JK FF kullanlacak.
FFlerin alaca k deerleri tablo eklinde dzenlenir.
Onlu
0
1
2
3

Q1
0
0
1
1

Q2
0
1
0
1

w
.e

Tablo 2.2: k deerleri

Her bir kn clock palsinden sonra alaca yeni deer Q+ olarak tabloya kaydedilir.
Q1
0
0
1
1

Q1
0
0
1
1

Q1+
0
1
0
1

Q0
0
1
0
1

Tablo 2.3: Yeni deerler

18

Q0
0
1
0
1

Q0+
1
0
1
0

ri.
co

Q1in clk palsinden sonra alaca deer Q1+ olarak ; Q0n clock palsinden sonra
alaca deer Q0+ olarak kabul edilmitir. Buna gre Q1+ yazlrken Q1 stununda Q1in
hemen altndaki deer Q1+ olarak alnr.
Tasarmda kullanlacak FFye ait gei tablosundan , her bir kn clock palsinden
sonra alaca deere gre gei tablosu dzenlenir.
Q+

0
0
1
1

0
1
0
1

0
1
X
X

X
X
1
0

tla

Q0
0
1
0
1

Q1
0
0
1
1

Q1+
0
1
1
0

Q0
0
1
0
1

Q0+
1
0
1
0

em
de
r

0
1
2
3

Q1
0
0
1
1

sn
o

Tablo 2.4: JK FF gei tablosu

J1
0
1
X
X

K1
X
X
0
1

J0
1
X
1
X

K0
X
1
X
1

Tablo 2.5

Q1

Q0

J1

K1

J0

K0

0
0
1
1

0
1
0
1

0
1
X
X

X
X
0
1

1
X
1
X

X
1
X
1

Tablo 2.6

w
.e

Tablo 2.5te Q1 stununda 0 n altnda 0 olduundan 0. satrda Q1+ 0 olur. JK

FF gei tablosundan 0 dan 0 a geite J= 0 ve K= X olduu grlmektedir. # 1.
satrda 0 olan Q1in altnda 1 olduundan Q1+ 1. satra 1 olarak yazlr. 0 dan 1 e
geite J=1 ve K= X olduu grlmektedir. # 2. satrda 1 olan Q1in altnda 1 vardr.
Bundan dolay Q1+ 2. satra 1 olarak yazlr. 1 den 1 e geite J= X ve K=0 olduu
grlmektedir. # 3. satrdaki 0 olan Q1in devamnda baa dnd iin ilk satrda 0
olduundan Q1+ 3. satra 0 olarak yazlr.
0 dan 0 a geite J= 0 ve K= X olduu grlmektedir. Bylece Q1 stunun clk
palsinden sonra alaca deerlere gre gei tablosu tamamlanm olur.
Ayn mantkla Q0+ stunuda doldurulur. Dolaysyla Tablo 2.6da verilen clock
palsinden sonra alaca deere gre gei tablosunun son hali hazrlanm olur.
Gei tablosundaki her bir giri Karno haritasna aktarlr ve k ifadeleri yazlr.

19

J1

K1

J0

K0

0
1
0
1

0
1
X
X

X
X
0
1

1
X
1
X

X
1
X
1

Tablo 2.7: Her ka ait gei tablosu

Q0

0
0
1
1

ri.
co

Q1

em
de
r

sn
o

tla

Gei tablosundaki admlar

srasyla takip edildiinde basit bir
yaps olduu grlr. Buradaki
tablolar
hibir
ekilde
ezberlemeyiniz. Her tablo birbiri ile
balantl oluturulmaktadr. Burada
yapacanz ezberler , karmaklktan
baka bir ie yaramayacaktr.
Burada
hatrlatma
olarak
Karnaugh
Harita
(KH
olarak
ksaltlacaktr)
Kurallar
hatrlatlacaktr.
1-KH
giri
deikenine
gre
kutulardan oluur. N giri deikeni
olmak zere 2n kutu saysn verir.
Burada 22 =4 kutu olmaldr.
2-KH hedef en ok 1i gruplamaktr.
Bo kutular 0 demektir. Dikkate
alnmaz.
3-Gruplamalardaki
kutu
says

w
.e

1,2,4,8 eklinde olmaldr.

4-KH zerinde apraz gruplama olmaz. Guruplar alt alta ya da yan yana olmaldr.
5-KH giri deikeninin her birinin ayr ayr veya eitli ortaklklarla kesitirilip
Tablo 2.8 Karno tablolar kapsad alanlara blge denir. k ifadesi yazlrken
blge gurubun hepsini iine almal yada gurubun hepsini darda brakmaldr.
Btn gurup blgenin iinde ise blgenin adyla, dnda ise bilginin deili ile
tanmlanr. Gruplama ierisindeki 1 lerden biri veya birka blge dnda
kaldnda , o grup o blge iin dikkate alnmaz.
6-Her bir gurup k ifadesinde arpm (AND) eklinde ifade edilir ve her gurup
dierinden bamsz olarak ilgili blge veya blgeler ile tanmlanr.
7-Birden fazla gruplamaya sahip bir KH k ifadesinde , gruplar toplama (OR)
ilemine tabi tutulur.
8-KH tm kutular 1 ise k 1, tm kutular 0 yada bo ise k 0 olacaktr.

g- k ifadelerine gre devre emas izilir

20

m
ri.
co

ekil 2.1: ki bitlik senkron ileri sayc devre emas

tla

2.1.2. ki Bitlik Senkron Geriye Saycnn JF FF Kullanlarak Tasarm

Yaplacak ilem basamaklar yledir:

sn
o

2 adet JK FF kullanlacak.
FFlerin alaca k deerleri tablo eklinde dzenlenir.
Onlu
(Decimal)

Q1

Q0

3
2
1
0

1
1
0
0

1
0
1
0

em
de
r

Tablo 2.9: k deerleri

Her bir kn clock palsinden sonra alaca yeni deer Q+ olarak tabloya
kaydedilir.
Q1
1
1
0
0

Q1
1
1
0
0

Q1+
1
0
0
1

Q0
1
0
1
0

Q0
1
0
1
0

Q0+
0
1
0
1

Tablo 2.10: Yeni deerler

Q1in clk palsinden sonra alaca deer Q1+ olarak ; Q0n clock palsinden sonra
alaca deer Q0+ olarak kabul edilmitir. Buna gre Q1+ yazlrken Q1 stununda Q1in
hemen altndaki deer Q1+ olarak alnr.

Tasarmda kullanlacak FFye ait gei tablosundan , her bir kn clock

palsinden sonra alaca deere gre gei tablosu dzenlenir.

w
.e

21

0
0
1
1

0
1
0
1

0
1
X
X

X
X
1
0

sn
o

tla

Tablo 2.11: JK FF gei tablosu

Q+

ri.
co

em
de
r

Tablo 2.12: Yeni deerlerin tespit edilmesi

Tablo 2.13: Her bir ka ait gei tablosu

Ayn mantkla Q0+ stunuda doldurulur. Dolaysyla Tablo 2.6 da verilen clock
palsinden sonra alaca deere gre gei tablosunun son hali hazrlanm olur.
Gei tablosundaki her bir giri Karno haritasna aktarlr ve k ifadeleri yazlr.

w
.e

Tablo 2.12de Q1 stununda 1 in altnda 1 olduundan 0. satrda Q1+ 1 olur. JK

FF gei tablosundan 1 den 1e geite J= X ve K= 0 olduu grlmektedir. # 1.
satrda 1 olan Q1in altnda 0 olduundan Q1+ 1. satra 0 olarak yazlr. 1 dan 0 a
geite J=X ve K=1 olduu grlmektedir. # 2. satrda 0 olan Q1in altnda 0 vardr.
Bundan dolay Q1+ 2. satra 0 olarak yazlr. 0 dan 0 a geite J= 0 ve K=X olduu
grlmektedir. # 3. satrdaki 0 olan Q1in devamnda baa dnd iin ilk satrda 1
olduundan Q1+ 3. satra 1 olarak yazlr. 0 dan 1 e geite J= 1 ve K= X olduu
grlmektedir. Bylece Q1 stunun clk palsinden sonra alaca deerlere gre gei tablosu
tamamlanm olur.

22

m
ri.
co
tla
sn
o
em
de
r

Tablo 2.14: Karno Haritasna aktarl ve sadeletirme

w
.e

k ifadelerine gre devre emas izilir.

ekil 2.2: ki bitlik senkron geri sayc devre emas

2.1.3. Bitlik Senkron leriye Saycnn Jk Ff Kullanlarak Tasarm

Yaplacak ilem basamaklar yledir:

3 adet JK FF kullanlacak.
FF larn alaca k deerleri tablo eklinde dzenlenir.

23

m
ri.
co

tla

Tablo 2.15: k tablosu

sn
o

Her bir kn clock palsinden sonra alaca yeni deer Q+ olarak tabloya kaydedilir
ve JK FFa ait gei tablosundan, her bir kn clock palsinden sonra alaca deere gre
gei tablosu dzenlenir.
Q+

0
0
1
1

0
1
0
1

0
1
X
X

X
X
1
0

em
de
r

Tablo 2.17: Her bir ka ait gei tablosu

w
.e

Tablo 2.16: JK FF gei tablosu

24

m
ri.
co
tla
sn
o
em
de
r

Tablo 2.18: Karno haritasna aktarl ve sadeletirme

w
.e

Yukarda yaplan sadeletirme ilemine gre devre emas aadaki gibi izilir.

ekil 2.3: bitlik senkron ileri sayc balants

25

3 adet JK FF kullanlacak.
FF larn alaca k deerleri tablo eklinde dzenlenir.

sn
o

tla

ri.
co

Yaplacak ilem basamaklar yledir:

2.1.4. Bitlik Senkron Geriye Saycnn JK FF Kullanlarak Tasarm

Tablo 2.15: k tablosu

em
de
r

Her bir kn clock palsinden sonra alaca yeni deer Q+ olarak tabloya kaydedilir
ve JK FFa ait gei tablosundan, her bir kn clock palsinden sonra alaca deere gre
gei tablosu dzenlenir.
Q

Q+

0
0
1
1

0
1
0
1

0
1
X
X

X
X
1
0

Tablo 2.17: Her bir ka ait gei tablosu

w
.e

Tablo 2.16: JK FF Gei tablosu

26

m
ri.
co
tla
sn
o

em
de
r

Tablo 2.18: Karno haritasna aktarl ve sadeletirme

ekil 2.3: bitlik senkron geri sayc devre balants

2.1.5. Drt Bitlik Senkron leriye Saycnn JK FF Kullanlarak Tasarm

Yaplacak ilem basamaklar yledir;

4 adet JK FF kullanlacak.
FF larn alaca k deerleri tablo eklinde dzenlenir.

w
.e

Yukarda yaplan sadeletirme ilemine gre devre emas aadaki gibi izilir.

27

m
ri.
co
tla
sn
o

Tablo 2.19: k deerleri

Q+

0
0
1
1

0
1
0
1

0
1
X
X

X
X
1
0

em
de
r

w
.e

Tablo 2.20: JK FF gei tablosu

Tablo 2.21: Her bir ka ait gei tablosu

28

m
ri.
co
tla
sn
o
em
de
r

Tablo 2.22: Karno haritasna aktarl ve sadeletirilmi klar

J1=K1=Q0
J3=K3=Q0 . Q1 . Q2

ekil 2.4: Drt bit senkron ileri sayc devre emas

w
.e

J0=K0=1
J2=K2=Q0 . Q1

29

m
ri.
co
tla
sn
o
em
de
r

ekil 2.5: Drt bit senkron ileri sayc uygulamas balants

2.1.6. Drt Bitlik Senkron Geriye Saycnn JK FF Kullanlarak Tasarm

w
.e

Yaplacak ilem basamaklar yledir:

4 adet JK FF kullanlacak.

FF larn alaca k deerleri tablo eklinde dzenlenir.

Tablo 2.23: Drt bitlik senkon geri sayc k tablosu

30

0
0
1
1

0
1
0
1

0
1
X
X

X
X
1
0

ri.
co

Q+

sn
o

tla

Tablo 2.25: Her bir ka ait gei tablosu

w
.e

em
de
r

Tablo 2.24: JK FF gei tablosu

31

m
ri.
co
tla
sn
o

w
.e

em
de
r

Tablo 2.26: Karno haritasna aktarl ve sadeletirilmi klar

ekil 2.6: Drt bit senkron geri sayc

2.2. stenilen Sraya gre Sayan Saycnn Karno Haritas ile

Hesaplanmas
ncelikle istenilen zelliklere gre k tablosu hazrlanr. Tablo 2.27 deki sraya
gre k verecek saycy JK FF kullanarak adm adm tasarlayalm.

32

2 adet FF kullanlacaktr.

Q0
1
0
1
0

Tablo 2.27: k durumlar

gei tablosu durumuna baklr.Tablo 2.28 JK FF

J
0
1
X
X

K
X
X
1
0

tla

Q+
0
1
0
1

sn
o

Hangi tip FF kullanlacaksa onun

gei tablosunu verir.
Q
0
0
1
1

ri.
co

Q1
0
0
1
1

Tablo 2.28: JK FF gei tablosu

em
de
r

Tablo 2.29 daki durum Tablo 2.5 teki mantkla gei tablosu durumu ortaya karlr.
Sonra Tablo 2.30 daki gei durumlar belirlenir. Sonraki admda gei tablosu sonular
karno haritasna aktarlarak k durumlar Tablo 2.31 deki gibi belirlenir.

Q1

Q0

J1

K1

J0

K0

0
0
1
1

1
0
1
0

0
1
X
X

X
X
0
1

X
1
X
1

1
X
1
X

Tablo 2.30: Her bir ka ait gei tablosu

w
.e

Tablo 2.29: Gei durumunu belirleme almas

33

m
ri.
co

J0=K0=1

em
de
r

sn
o

J1=K1=Q0

tla

Tablo 2.31: Karno haritas ile sadeletirilmi klarn elde edilmesi

ekil 2.7: stenilen srada sayan senkron sayc devresi

Yukarda anlatlan ilem basamaklar ile istenilen srada sayan senkron sayc tasarm
yapmak mmkndr. Bu anlatlanlar bir rnek uygulama devresi yaparak pekitirelim.
RNEK:

w
.e

Elimizde adet (Yeil , Sar , Krmz) Lamba vardr. ncelikle Yeil yanp
snecek , sonra Sar yanp snecek , en sonrada krmz yanp snecektir. Bir sonraki admda
hepsi snk olacak ve sonrasnda yeil , sar , krmz lambalarn hepsi yanacak ve yandktan
sonra bu alma dng eklinde devam edecektir. Bu almay salayacak senkron sayc
devresini JK FF kullanarak tasarlayalm.

LAMBA DEVRES

Q2

Q1

Q0

zm:
ncelikle istenilen k sras tablosu hazrlanr. Lojik 1 ile ifade edilen klardaki
lambalar yanyor anlamndadr. 0 ile belirtilenler snk anlamndadr.

34

Q0
0
0
1
0
1

Q
0
0
1
1

Tablo 2.32: stenilen klar

Q+
0
1
0
1

J
0
1
X
X

K
X
X
1
0

Q1
0
1
0
0
1

ri.
co

Q2
1
0
0
0
1

Tablo 2.33: JK FF gei tablosu

em
de
r

sn
o

tla

JK FF gei tablosundan yaralanarak

her bir ka ait
gei tablosu
dzenlenir. Tablo dzenlenirken Q2nin alt satrnda 0 olduu grlmektedir. Gei
blmne aktarlr. Q2 Q2+
sonrasnda J2 ve K2 durumlar JK FFgei tablosuna
baklarak belirlenir ve dier pozisyonlarda bu mantkla oluturulur.

Tablo 2.34: Her bir ka ait gei tablosu

w
.e

Gei tablosu bu ekilde hazrlandktan sonra klarn durumlarn en sade hale

getirmek iin karno haritasndan yararlanlr. Aadaki ekilde karno haritas uygulamas
yaplarak en sade klar bulunur. Bu klara gre de devre emas karlr.

35

m
ri.
co
tla
sn
o
em
de
r
w
.e

Tablo 2.35: Karno haritas ile sadeletirilmesi

Sadeletirme ileminden sonra istenilen devre emas istenilen zelliklere gre ekil
2.7deki gibi karlr.

36

m
ri.
co

tla

ekil 2.7: Senkron sayc devresi

2.3. Halka Sayclar (Ring Counter) (7474)

sn
o

Her clock palsinde bir FFyi set (kurmak) eden ve en son FFnin deillenmi knn
ilk FFnin giriine verilmesi ile elde edilen sayclara ring sayclar denir.

2.3.1. Standart Ring Sayc ( Kalc Halka Sayc)

w
.e

em
de
r

Tm FFler 0dan balayp her clk plasinden sonra FFlerin klar 1 oluncaya
kadar her defasnda bir ekleme yapan ve tm FFler 0 oluncaya kadar bir azaltan sadan
sola veya soldan saa sayan devrelere standart ring sayc denir.

ekil 2.8: Standart ring sayc blok emas ve uygulama devresi

37

2.3.2. Yryen Ring Sayc (Kayc Halka Sayc)

ri.
co

Tm FFler sfrlandnda , deillenmi klar 1 olur. 3. FFnin deillenmi k

0. FFnin D giriine bal olduundan 1. clk palsi geldiinde Q0=1 olur. Dier FF klar
0 dr. 2. clk palsi geldiinde Q3n deillenmi k hala 1 olduundan Q0=1 olarak
kalr , ayn zamanda Q1=1 olur. 3. clk palsinde Q0,Q1,Q2=1 ve Q3=0 olur. 4. clk palsinde
tm klar 1 iken bu klara ait deiller ise 0 dr.5. clk palsinde Q3n deili 0
olduundan D0a 0 gelir ve Q0 = 0 olur. Bundan sonraki clk palslerinde FF klarna 0
yerleir.

w
.e

em
de
r

sn
o

tla

Her clk palsinde srasyla 1. FFden en son FFye kadar yalnzca bir FF kn 1
yaparak dngye giren sayclara yryen ring sayc denir. Kayma yn sadan sola
olabilecei gibi soldan saa da olabilir.

ekil 2.9: Yryen ring sayc blok emas ve dalga ekilleri

ekil 2.9da devreye enerji uygulandktan sonra CLR (clear) giriine 0 verilerek
tm FFlerin Q klar sfrlanr. Q=0 ise Q=1 dir. AND (ve) kaps girilerinin tm ayn
anda 1 olacandan , k da 1 olur. AND kaps k ilk FF giriine (D0) bal
olduundan D0=1 olur. Dier FF girileri Q klarna bal olduu iin 0 olacaktr. Yani
D0=1 , D1=0 , D2=0 , D3=0 olur.Q0=1 ve Q0=0 olur. Bu durumda AND kaps
girilerinden biri 0 olacandan k da 0 olur. Yeni k Deerleri D0=0 , D1=1 ,
D2=0 , D3=0 olur. Sonraki clk palsinde Q0=0 , Q1=1 , Q2=0 , Q3=0 olur. Grld gibi
dngye giren 1 lk FFden balayp sonuncuya kadar dolar.

38

Q1

Q2

Q3

Clock

Q0

Q1

Q2

0
0
0
0
1

0
0
0
1
0

0
0
1
0
0

0
1
0
0
0

0
1
2
3
4

0
1
0
0
0

0
0
1
0
0

0
0
0
1
0

Q3

0
0
0
0
1

Tablo 2.37: Sola kaymal ring sayc

em
de
r

sn
o

tla

Tablo 2.36. Saa kaymal ring sayc

Q0

0
1
2
3
4

ri.
co

Clock

ekil 2.10: Yryen ring sayc uygulama devresi

w
.e

Yryen ring saycda ilk FF giriine uygulanan 1 , clock palsinden sonra ka

aktarlr. Her clock palsinden sonra bir sonraki FF kndan alnr. Yani 1 srasyla
dolanrken dier FF klar 0 olur.
lk anda devre giriine 1 uygulamak iin AND kaps girilerine Q klar
balanr. Deillenmi klarn hepsi 1 iken AND kaps k da 1 olacaktr. Bylece 1.
FF giriine 1 uygulanm olacaktr.
klardan herhangi biri 1 olduunda deili 0 olaca iin AND kap kda
0 olur. Bylece ilk FF giriine 0 bilgisi girer. Dolays ile 1. FF giriine bir kere 1
yklendikten sonra bu yklenen deer dng ierisinde saymaya devam edilir.

2.4. Entegre Sayclar

Entegre ierisinde yerletirilmi hazr durumdaki sayc devrelerine entegre devre
sayclar denir. Piyasada ihtiyaca cevap verebilecek ekilde hazr sayc entegreleri
mevcuttur. Bunlardan bazlar gelecek konular ierisinde anlatlacaktr.

2.4.1 Decimal ( Desimal Onlu ) Sayc (4017)

Her clk palsinde srayla birinci FFden onuncu FFye kadar yalnzca bir FF k 1
olur. Bu ekilde dng devam eder. Bu tip sayclara desimal sayc denir. Bu sayclar iin
4017 numaral entegre kullanlabilir.

39

m
ri.
co
tla

em
de
r

sn
o

ekil 2.11: 4017 entegresi ayak yaps

ekil 2.12: 4017 entegresi i yaps

w
.e

CLK

0
1
2
3
4
5
6
7
8
9

Reset

Clk
Enable

Carry
Out

0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0

1
0
0
0
0
0
0
0
0
0

0
1
0
0
0
0
0
0
0
0

0
0
1
0
0
0
0
0
0
0

0
0
0
1
0
0
0
0
0
0

0
0
0
0
1
0
0
0
0
0

0
0
0
0
0
1
0
0
0
0

0
0
0
0
0
0
1
0
0
0

0
0
0
0
0
0
0
1
0
0

0
0
0
0
0
0
0
0
1
0

0
0
0
0
0
0
0
0
0
1

1
1
1
1
1
0
0
0
0
0

Tablo 2.38: 4017 Entegresine ait doruluk tablosu

40

m
ri.
co
tla

*NOT* Reset=0 , Clock Enable=0 durumunda olmaldr.

sn
o

ekil 2.13: 4017 Entegresi k dalga ekilleri

em
de
r

4017 entegresi onlu sayc / blc olarak dzenlenmitir. Clk palsi entegrenin 14
nolu ayana uygulanr. klardan sadece bir tanesi1 , dierleri 0 dr. Entegrenin bu
ekilde almas iin reset ve clock enable girileri0 yaplmaldr. Clock enable (izin) 1
olduu srece , klar olduu konumda sabitler. Balangta 1 olan carry out (elde k)
5. k 1 olduunda 1 den 0 a geer. Devreyi balang pozisyonuna getirmek iin
reset giriine 1 verilir.

w
.e

Eer onlu sayc yerine herhangi bir deerde sayc yaplmak istenirse dndrlmek
istenen k dorudan resete balanr. rnein mod 8 sayc iin yani srekli ve srasyla
0,1,2,3,4,5,6,7 eklinde saydrma yapmak iin entegrenin 9 nolu aya (8 nolu k ucu)
reset ucuna balanr. Sayma ilemi tekrarl deil de bir defalk yaplacaksa entegrenin 9 nolu
aya 13 nolu (Clock Enable ) ayana balanr.

ekil 2.14: 4017 Entegresi ile onlu sayc devre balants

41

2.4.2 kili (Binary) Sayc:

sn
o

tla

ri.
co

Binary sayc entegresi olarak deiik modeller mevcut olmakla beraber burada 7493
entegresi anlatlacaktr.

ekil 2.15: 7493 entegresi ayak yaps

Clock

QC
(22)
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

w
.e

em
de
r

0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

QD
(23)
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

QB
(21)
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

QA
(20)
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Tablo 2.39: Drt bit binary sayc doruluk tablosu

7493 entegresi , biri ayr dier tanesi bir birine asenkron bal 4 adet JK FFden
oluur. Bu entegre , tercihe gre 3 bit veya 4 bit sayc olarak kullanlabilir. Clk palsi giri B
ucuna verilerek klar QD , QC , QB olmak zere 3 bit binary sayc olarak altrlabilir.
4 bit sayc yapmak iin , Clk girii A giriine balanr , QA k B giriine balanarak k
ular olarak QD , QC , QB , QA kullanlr.

42

sn
o

tla

ri.
co

R0 (1) R0 (2) girilerinden en az bir tanesi 0 olduunda sayma ilemi

gerekletirilir. Bu ularn ikisi birden 1 yaplrsa btn klar 0 olur.

w
.e

em
de
r

ekil 2.16: 7493 entegresinin i yaps

ekil 2.17: 7483 entegresi ile yaplan binary sayc uygulama devresi

2.4.3. Programlanabilen Sayc

stenen sayda aa (down) / yukar (up) sayabilen devrelere programlanabilir

sayclar denir. Uygulamalarda bu amala kullanlan 74190 , 74191 , 74192 , 74193
entegreleri vardr. Burada 74193 entegresinin kullanm anlatlacaktr.
VCC Data A Clear Borrow Carry Load Data C Data D

43

m
QA

Down Up

QC

QD

ri.
co

QB

GND

tla

Data B

ekil 2.18: Programlanabilir yukar / aa sayc entegresi blok emas

Load
(ykle)
PL

0
0
1
0

1
1
X
0

Fonksiyon

X
X

Up count

Down count

Clear
Load

em
de
r

1
X
X

Clear
(MR)

sn
o

Count(sayma)
Up
Down
(yukar) (aa)

w
.e

Tablo 2.40: 74193 entegresi doruluk tablosu

ekil 2.19: 74193 entegresi ayak yaps

Entegrede clk palsinin ykselen kenarlarnda sayma ilemi olur. Clk palsi 5 nolu
ayaa balanrsa yukar ( up ) , 4 nolu ayaa balandnda aa ( down ) sayar. Yukar
sayma ileminde 15 ten 0 a geerken elde k ( cary out- ayak 12) ; aa sayma
ileminde 0dan 15e geerken bor k (borrow out ayak 13) clk palsinin alalan
kenarndan ykselen kenarna kadar geen sre boyunca 1den 0a der.

44

ri.
co

stenen bir saydan itibaren aa yada yukar saydrma ilemi yapmak iin data (veri)
girilerine (9,10,1,15 nolu ayaklar) istenilen saynn binary karl uygulanr. Yani 5ten
sonra saymas isteniyorsa 0101 bilgisi uygulanr. Load (ykle) giriine (ayak 11) 0 verilir.
Bu durumda giri bilgileri ka aktarlr. Entegre devrenin bu pozisyonu bozulmadan clk
palsi ayak 5e balanrsa yukar sayc , ayak 4e balanrsa aa sayc olarak alr. Yani
sayc knda ykl olan say , saycnn snrn belirler.

tla

Yukar sayma ileminde 15ten 0a geerken elde k; aa sayma ileminde 0dan

15e geerken bor k , load giriine balanr. nk bu klar (ayak 12 ve 13) 0
olduunda load yaplr. Yani data ularndaki saynn binary karl tekrar ka aktarr.
Bylece sayma ilemi programl olarak tekrarlanr.

sn
o

Eer entegre programsz yani mod 16 sayc olarak almas isteniyorsa Load girii
bo braklr veya lojik 1 uygulanr. Bilindii gibi TTL entegreler bo ular 1 olarak
alglar.

w
.e

em
de
r

ekil 2.20de 74193 entegresinin mod 9 aa sayc olarak almasn salayan

balant yaplmtr. Bu ekilde almada klar 8,7,6,5,4,3,2,1,0 eklinde olmaldr. Bu
ayar iin DATA girilerine (1000)2 verisi yklenmelidir. Aa sayc olarak srekli
almas iin clk palsi aa say giriine (ayak 4) balanmasyla beraber , bor k (ayak
13) , ykle (ayak 11) giriine balanr.

ekil 2.20: Mod 9 programl aa sayc devre

ekil 2.20de grld gibi Mod 9 sayc tasarm iin D C B A veri girilerine
(1000)2 verisi balants yaplmtr. Bu ulara yaplacak veri balantlar ile sayc istenilen
moda ayarlanabilir. rnein Mod 13 yani 12ye programl yukar sayc olarak almas iin
ekil 2.21 de verilen balant yaplmaldr. ekil 2.21 de verilen balant emasn
dikkatlice inceledikten sonra 74193 entegresi ile 13e programl (mod 14) yukar sayc
olarak alacak devrenin balantsn izerek retmeninize kontrol ettiriniz.

45

m
ri.
co
tla

ekil 2.21 Mod 13 programl sayc balant ekli

sn
o

2.4.3.1. 0dan 99a Kadar Sayan Sayc Tasarm

em
de
r

Aada verilen ekil 2.22de 0 ile 99 arasnda herhangi bir deere kadar sayma
ilemi yapabilen genel amal bir saycnn blok emasdr. A ve B sayc entegrelerinin
(7493) CK girilerine Clk palsi uygulandnda her iki display de birbirinden bamsz
olarak drt bit sayma ilemi yapar. Bu durum saycnn skorbord uygulamalar iin
uygundur. CK2 girileri iptal edilirse sayc 3 bitlik olarak alacaktr.
A ve C noktalar birletirildiinde sayc 0 ile 99 arasnda sayma ilemi yapar.
Saycnn son sayma rakam AND kap girilerine gre belirlenir. rnein, ekildeki
devrenin 60a kadar saymas istensin. B segmenti 0-9, A segmenti 0-5 saylarn
gstermelidir. Bu durum AND kaplar ile salanr. B segmentinin 0-9 saymas iin B
saycsna ait AND kap girileri X=QB0 ve Y=QB3 ile birletirilmelidir. A segmentinin 0-5
saymas iin A saycsna ait AND kap girilerine X=QA1 ve Y=QA2 ile birletirilmelidir.

w
.e

0-99 sayc devresini istenilen moda ayarlamak iin Tablo 2.41de da verilen ular
AND kaps girilerine balanmaldr. Kap girileri tabloya gre deitirilerek istenilen
deerde yanmas salanr.

46

m
ri.
co
tla
sn
o

Sayc Modu

Saylacak Rakamlar

Mod 2
Mod 3
Mod 4
Mod 5
Mod 6
Mod 7
Mod 8
Mod 9
Mod 10

1
Q0
Q2
Q2
Q2
Q2
Q3
Q3
Q3

Q1
Q1
1
Q0
Q1
Q0.Q1
1
Q0
Q1

01
012
0123
01234
012345
0123456
01234567
012345678
0123456789

Tablo 2.41: Mod deiiklii iin gerekli kap tablosu

w
.e

em
de
r

ekil 2.22: Programlanabilir 0-99 sayc balants

47

m
ri.
co
tla
sn
o
em
de
r
w
.e

ekil 2.23: 0-99 Yukar sayc balant emas ve uygulama devresi

2.4.4. Resetlemeli Senkron Binary leriGeri Sayc (74191)

Senkron ileri geri sayc devresini 74191 ile resetlemeli olarak yapmak mmkndr.
ekildeki devrede Proteus program ile izilmi rnek bir devre verilmitir. Burada D/U
giriini lojik 1 verilirse (+5 volt balanmas ) yukar , lojik 0 verilirse (aseye balanmas )
aa sayar. Giriteki datalara gre ktaki binary durumu deiir.

48

m
ri.
co
tla
sn
o

ekil 2.24: Binary senkron ileri ve geri sayc

w
.e

em
de
r

2.4.5. Resetlemeli Senkron BCD leriGeri Sayc (74192)

49

m
ri.
co
tla

ekil 2.25: Senkron BCD sayc

w
.e

em
de
r

2.4.5.1. Dijital Saat Tasarm

sn
o

Sayc devreleri entegrelerin balant ekillerine gre farkl ekillerde yaplabilir. BCD
( kili kodlanm onlu saycda bunlardan biridir. BCD uygulamasn Konu 2.4.1 Decimal (
Desimal Onlu ) Sayc blmnde bahsetmitik. Girite verilen ikili kodlanm bilgi ka
onlu kodlanm olarak verilmekteydi. ekil 2.25de ayn zamanda JK FF ile yaplm
Senkron BCD yukar sayc balants verilmitir.

1Hz Clk
ekil 2.26: Dijital saat devre emas

50

ri.
co

ekil 2.26da yaplan balantda kullanlan malzemeler 74192 entegresi 6 adet

kullanlmtr. Kullanm amac 0-9 ileri ve geri sayar paralel girilere uygulanan deeri clk
sinyali geldii srece ka verir. 7408 entegresi 1 adet kullanlmtr. Giri 1 iken ka 1
aktarr. Seven segment display 6 adet kullanlmtr. Grevi giriteki binary kodlanm
bilgileri desimal olarak gsterir.

sn
o

tla

Dijital Saat devresi 74192 entegresi kullanlarak tasarlanmtr. 74192 entegresi

yaplan balantya gre ileri-geri sayan bir entegredir. UP giriine sinyal verilirse ileri sayar.
Sayma hz sinyal(clock) ile ayarlanr. Bu devrede ise 74192 entegresinin UP giriine
1Hzlik sinyal uygulanmtr.(Bu sinyalin her deiim aral 1 saniyeyi verir) Her sinyalde
74192 entegresi yukar sayar. Saniye 9 olduunda ilk entegrenin TCU k aktif olur.(0-1
sinyal retir ve dier entegre iin de bu sinyal(clock) olur) Saniye 10 olur ve yukarya doru
saymaya balar taki 59 olana kadar. Tam 59 olduunda ise arpma kaps sayesinde (7408)
baa dner (reset).Tam bu anda da dakika ksm iin (0-1) sinyal retir ve dakikann 1
olmasn salar.

w
.e

em
de
r

Bu periyodik olay dngs dakikadan saate gei iinde geerlidir. Burada saniye ve
dakika 59 sayarken saat 23 saymaktadr. ekil 2.26da AND kap girilerine yaplan balant
noktalarna dikkat edilirse saniye ve dakika iin alnan balant noktalar ile saat iin
yaplan balant noktalarnn farkl olduu grlr. Yukardaki balanty simlasyon
programlarnda uygulayp deneyebilirsiniz.

51

m
ri.
co

UYGULAMA FAALYET-1
UYGULAMA FAALYET-1
lem Basamaklar

neriler

Devreyi dorudan deney seti zerine

kurunuz.

Devreye enerji uygulaynz.

G kaynanzn sabit 5V ularn

kullannz.
DC gerilimin art ve eksi ularn dikkatli
balaynz.

sn
o

CK butonuna art arda basnz.

tla

ekil 2.10daki devreyi kurunuz.

klarn 1 olmas demek; bu klara

bal LEDlerin yanmas demektir.

w
.e

em
de
r

Her basta ledlerin durumlarn

gzleyiniz.

Her bir CKuygulamas iin ; CK butonuna

bir kere basp braknz.

52

UYGULAMA FAALYET-2

ri.
co

UYGULAMA FAALYET 2
lem Basamaklar

neriler

Devreye enerji uygulaynz.

G kaynanzn sabit 5V ularn

kullannz.
DC gerilimin art ve eksi ularn dikkatli
balaynz.

sn
o

CK butonuna art arda basnz.

tla

ekil 2.14daki devreyi kurunuz.

Devreyi dorudan board zerine

kurunuz. Entegre ayaklarn 7476 ve 7408
katalogdan karnz.Aada verilen ekil
A ve ekil B yi kullannnz.

Her bir CKuygulamas iin CK butonuna

bir kere basp braknz.
Clk plasini otomatik yapmak iin
ekil Cyi kullanabilirsiniz.

klarn 1 olmas demek; bu

klara bal LEDlerin yanmas
demektir.

AVOmetre l aletini DC Volt

kademesine alnz

Ledlerin entegre balant ucu ile ase

arasn lnz.

em
de
r

Her basta ledlerin durumlarn

gzleyiniz.

w
.e

Okuduunuz sonu deerlerini not alnz. Sonular arkadalarnzla tartnz.

53

MODL DEERLENDRME
Deerlendirme ltleri
1. ekil 2.10daki
kurabildiniz mi ?

ri.
co

PERFORMANS TEST (YETERLK LME)

Evet

ve 2.14teki devreyi doru ekilde

tla

2. Devreyi kurduktan sonra enerji uyguladnz m?

3. Clk girilerini otomatik clk devresine baladnz m?

sn
o

4. klarn gerilim deerini lebildiniz mi?

6. k gerilim deerlerini kaydedebildiniz mi?

w
.e

em
de
r

Uygulamalarda istenen devreler iin aadaki emalar kullanabilirsiniz.

ekil B

ekil A

54

MODL DEERLENDRME

ekil C

Hayr

OBJEKTF TEST (LME SORULARI)

ri.
co

Aadaki ifadeleri dikkatlice okuyarak uygun cevap kkn (Doru / Yanl)

Biiminde inceleyiniz .
Senkron ileriye saycda 1. FFnin Q k 2.FFnin CLK giriine balanr.. ( )

2.

Senkron sayclarda CLK sinyali btn FFlere ayn anda uygulanr. . ( )

3.

Senkron sayclarda zaman gecikmesi yaanmaz. ( )

4.

Senkron sayclarda bit derecesi en dk deerlikli (LSB) olan FF son FFdir.( )

5.

Senkron Onlu sayc yapmak iin 5 adet FF gerekir. ( )

6.

Onlu sayc yapmak iin 4017 entegresi kullanlr. ( )

7.

7493 entegresi Binary sayc uygulamalarnda kullanlabilir. ( )

sn
o

tla

1.

9.

em
de
r

8.
Entegre sembolnde herhangi bir giri ucunda kk bir daire varsa, buraya 0
uygulandnda aktif olaca anlalr. ( )

10.

74193 entegresinin ykleme yapabilmesi iin Clear ve Load ularnn aseye

balanmas gerekir . ( )
74193 entegresinin 5 numaral aya yukar saydrmak iin kullanlr. ( )

w
.e

DEERLENDRME

Cevaplarnz cevap anahtar ile karlatrnz. Doru cevap saynz belirleyerek

kendinizi deerlendiriniz. Yanl cevap verdiiniz ya da cevap verirken tereddt yaadnz
sorularla ilgili konular geri dnerek tekrar inceleyiniz. Tm sorulara doru cevap
verdiyseniz dier renme faaliyetine geiniz.

55

ri.
co

Aada verilen ifadelerin Doru (D) Yanl (Y) biiminde inceleyiniz.

OBJEKTF TEST (LME SORULARI)

Asenkron sayclar senkron sayclardan daha hzldr. ( )

2.

Asenkron 7 ye kadar sayc yapmak iin 2 adet FF yeterlidir. ( )

3.

Asenkron heksadesimal sayc yapmak iin 4 FF yeterlidir.( )

4.

4 FF kna AND kaplar balanarak yaplan saycya yryen ring sayc denir. ( )

5.

Her clock palsinde bir FFyi set eden sayclara standart ring sayc denir.( )

6.

74193 entegresi sadece yukar sayc olarak ayarlanana bilir.( )

7.

74193 nolu entegrenin 16 nolu aya Vcc beslemesi iin kullanlr. ( )

8.

4017 entegresinin 8 nolu aya ase beslemesi iin kullanlr. ( )

9.

Clk palsinin otomatik olarak verilmesi iin 555 ile astable multivibratr kullanlabilir.
( )

em
de
r

sn
o

tla

1.

Sayc devreleri frekans blc olarakta kullanlabilir.( )

w
.e

10.

56

CEVAP ANAHTARLARI

tla

D
Y
D
D
Y
D
Y
Y
Y
Y

sn
o

1
2
3
4
5
6
7
8
9
10

ri.
co

RENME FAALYET 1 CEVAP ANAHTARI

RENME FAALYET 2 CEVAP ANAHTARI

Y
D
D
Y
Y
D
D
D
D
D

em
de
r

1
2
3
4
5
6
7
8
9
10

w
.e

MODL DEERLENDRME CEVAP ANAHTARI

1
2
3
4
5
6
7
8
9
10

Y
Y
D
D
D
Y
D
D
D
D

57

CEVAP ANAHTARLARI

KAYNAKA

ri.
co

KAYNAKLAR

TEKN Engin, BEREKET Metin, Bilgisayar (Donanm) 10. Snf ve lem

Yapraklar, MEB yaynlar, 2005.
ITAK Hakan , Balkesir niversitesi 2005

tla

V. HALL Douglas, Mikroilemciler ve Saysal Sistemler MEB Yaynlar

CLEMENTS Alan, Bilgisyar Donanmn Temelleri , MEB Yaynlar

w
.e

em
de
r

sn
o

Dijital Elektronik Eitim Setleri Uygulama Kitaplar (Lab-Volt)

58