Arkitektura e Kompjuterave

Seminar 8

1. Instruksioni i dhn n tabeln e mposhtme do t ekzekutohet n CPU-n me pipeline (Figura 4.51 n libr).

I)
II)
III)

Pr cdo faz t pipeline tregoni vlerat e sinjaleve t kontrollit pr kt instruksion.

Sa koh ka n dispozicion njsia e kontrollit pr t gjeneruar sinjalin ALUSrc?
Cila sht vlera e sinjalit PCSrc pr kt instruksion? Sinjali gjenerohet n fillim t fazs MEM
(prdor vetm nj port AND). Cila do t ishte arsyeja q ky veprim t kryhej n fazn EX? CIla do t
ishte arsyeja kundr q ky veprim t kryhej n fazn EX?