Professional Documents
Culture Documents
ELEKTRK-ELEKTRONK TEKNOLOJS
Ankara, 2012
Bu modl, mesleki ve teknik eitim okul/kurumlarnda uygulanan ereve
retim Programlarnda yer alan yeterlikleri kazandrmaya ynelik olarak
rencilere rehberlik etmek amacyla hazrlanm bireysel renme
materyalidir.
Mill Eitim Bakanlnca cretsiz olarak verilmitir.
PARA LE SATILMAZ.
NDEKLER
ii
AIKLAMALAR
AIKLAMALAR
KOD 522EE0257
SRE 40/16
N KOUL Bu modln n koulu yoktur.
YETERLK Sayc ve kaydedici devrelerini tasarlamak ve kurmak
Genel Ama
Bu modl ile gerekli ortam salandnda, zaman iyi
kullanarak sayc ve kaydedici devrelerini tasarlayarak kurup
altrabileceksiniz.
MODLN AMACI
Amalar
1. Asenkron sayc devrelerini kurup altrabileceksiniz.
2. Senkron sayc devrelerini kurup altrabileceksiniz.
3. Karlatrc devrelerini kurup altrabileceksiniz.
Ortam: Elektrik-elektronik laboratuar, iletme,
ktphane, ev, bilgi teknolojileri ortam vb.
Donanm: Bilgisayar, projeksiyon cihaz, izim ve
ETM RETM
simlasyon programlar, kataloglar, deney setleri,
ORTAMLARI VE
DONANIMLARI alma masas, AVO metre, bread board, eitmen bilgi
sayfas, havya, lehim, elektrikli almalar, anahtarlama
elemanlar, yardmc elektronik devre elemanlar,
elektrik elektronik el takmlar
Modl iinde her renme faaliyetinden sonra verilen lme
aralar ile kendinizi deerlendireceksiniz.
LME VE retmen modl sonunda lme arac (oktan semeli test,
DEERLENDRME doru-yanl testi, boluk doldurma vb.) kullanarak modl
uygulamalar ile kazandnz bilgi ve becerileri lerek sizi
deerlendirecektir.
iii
GR
GR
Sevgili renci,
1
RENME FAALYET1
RENME FAALYET1
AMA
ARATIRMA
1. ASENKRON SAYICILAR
Dijital sayclar asenkron sayclar ve senkron sayclar olmak zere ikiye ayrlr.
Asenkron sayclarda ana tetikleme sinyali flip-floplardan sadece birinin (en batakinin)
giriine uygulanr. Bu flip-flop'un k kendisinden bir sonraki flip-flop'un giriine
uygulanr. zetle her flip-flop'un k bir sonraki flip-flop iin tetikleme palsi olarak
kullanlr. Senkron sayclarda ise btn flip-flop'lar ayn tetikleme palsi ile tetiklenir.
Sayclar clock (saat) palsleriyle alyor. Yani sayclar girilerine uygulanan clock
palslerini sayar.
2
Bir saycnn sayma modu kullanlan flip-flop saysyla orantldr. Saycnn, kaa
kadar sayaca 2n-1 formlyle hesaplanr. Buradaki n kullanlan flip-flop saysdr. rnein
3 flip-floptan oluan bir sayc 0'dan 23-1e yani 7'ye kadar sayabilir. 4 tane flip-flop
kullanlm olsayd bu sayc 0'dan 241 e yani 15'e kadar sayacaktr.
3
ekil 1.2: bitlik asenkron yukar sayc
ekil 1.2de verilen devre adet JK FF'den olumutur. Balangta tm FF'lerin
klar 0 konumundadr. lk tetikleme palsi (CLK) uygulandnda 1. FF'nin k 1 olur.
2. ve 3. FF'nin klar ayn kalr. Devrenin klarnda 001 says grlr.
Devrede sayma ilemi tm klar 111 oluncaya dein srer. Sayc 3 bitlik
olduundan devrenin knda 000'dan 111'e kadar 8 sayma ilemi gerekleir (23 = 8).
Sekizinci tetikleme palsinde Q1( A ), 1'den 0'a deiir ve 2. FF'yi tetikleyerek Q2 ( B )'yi 0
yapar. Q2'nin 1'den 0'a inmesi Q3'n de 0 olmasn salar. 3 FF'li sayc 8 deiik k
verdii iin mod 8 sayc olarak da anlr.
4
ekil1.3: bitlik asenkron yukar saycnn zaman diyagram
Asenkron 4 bitlik sayc 3 bitlikten farkl olarak arkasna bir flip flop daha eklenmi
hlidir. Dolaysyla 0000dan 1111e kadar sayma ilemi yapmaktadr. alma prensibi 3
bitlik sayc ile ayndr. ekil 1.4te drt bitlik saycnn devresi, zaman diyagram ve
doruluk tablosu verilmitir.
5
ekil 1.4: Drt bitlik asenkron yukar sayc devresi
6
Tablo1.2: Drt bitlik asenkron yukar sayc doruluk tablosu
bitlik aa doru sayclarda sayc sayma ilemine ilk saat sinyali ile birlikte
111den balar ve 000a kadar aa doru sayma ilemi yapar. Daha sonra sayma ilemi
yine 111 olur. Dng bu ekilde devam eder.
bitlik aa saycnn bitlik yukar saycdan fark ikinci flip flopun saat sinyali
birinci flip flopun Q kndan deil de Q' kndan alnmtr. Ayn ekilde nc flip
flopun da saat sinyali ikinci flip flopun Q' kndan alnmtr.
7
ekil1.6: bitlik asenkron aa sayc devresi
8
1.2.2. Drt Bitlik Asenkron Aa Sayc
9
Tablo1.4: Drt bitlik asenkron aa sayc devresi doruluk tablosu
1.2.2.1 Programlanabilen Asenkron Sayclar ( Modlu Sayclar )
stenilen deere kadar sayp sfr deerine dnen sayclara programlanabilir sayc
denir. Bu sayclara modlu sayclar da denir.
rnein, 3 FF'den oluan bir yukar sayc 000 deerinden balar 111 deerine kadar
sekiz farkl say k retip yeniden 000 deerine dner. Bu tip bir devreye mod 8 sayc ad
verilir. 3 FF'li yukar sayc devresinin 101 deerinden sonra 000 deerini gstermesini
istediimiz zaman mod 6 olarak alan bir sayc yapm oluruz. Mod 6 sayc devresi
altnda, 000, 001, 010, 011, 100, 101 olmak zere alt eit say k retir.
Bu sayclarda, sayma ilemini herhangi bir deerden dndrmenin en pratik yolu flip-
flop'larn CLEAR girilerini kullanmaktr. Flip-floplarda Clear ucuna uygulanan sinyalin Q
kn 0 yapmaktadr. Aadaki devre 0'dan 5'e kadar saydktan sonra tekrar 0'a dner.
10
Grld gibi bu sayc 000 ve 101 dhil 6 deiik durum almaktadr. Bu bir MOD
6 saycsdr.
Bir baka rnek olarak MOD10 asenkron saycy dizayn edelim. Bu arada 4 tane
flip-flop kullanlacaktr. Yine daha nceki sayclarda olduu gibi JK flip-flop'lar Toggle tipi
balanacaktr. Aadaki ekilde 0'dan balayp 9'a kadar sayan ve tekrar 0'a dnerek
saymaya devam eden asenkron sayc grlmektedir.
11
1.3. Entegre Tipi Asenkron Sayclar
Sayc devrelerin ok deisik uygulama alanlar olmas nedeniyle ok sayda sayc
entegresi bulunmaktadr. Sayc entegrelerini snflandrmadan nce sayc entegrelerde
bulunan pinleri aklayalm. Bu pinlerin hepsinin bir entegrede bulunmad durumlar
olabilecei gibi aklanmayan farkl giriler de bulunabilir. Burada genel pin fonksiyonlar
aklanacaktr.
CPU ve CPD tetikleme girileri: Sayc entegresi, bu iki giriten birinin aktif
olmasyla sayma ynne karar verir. CPUnun aktif olmasyla sayma ilemi yukar doru
yaplrken CPDnin aktif olmasyla sayma ilemi aa doru gerekleir.
Ana sfrlama (master reset MR): Ana sfrlama ucu, aktif 1 asenkron giriidir ve
saycy 0000 konumuna getirir. MR=1 olduu srece sayc 0000 konumunda sabit kalr.
nkurma girii (preset nput): Saycdaki FFler, P0-P3 paralel veri girilerine lojik
bilgilerin uygulanmas ve PL giriindeki bilginin 1den 0a gitmesiyle kurulur. Bu kurma,
asenkron nkurma ilemidir ve sayma ilemine stnle sahiptir. MR=1 olduu durumda
PLnin hibir etkisi yoktur.
12
Sayma klar: Sayma ileminde oluan deerler Q0-Q3 arasndaki FF klarnda
grlr. Q0 ks LSB, Q3 ks MSB deerini temsil eder.
Terminal sayma klar (TCU, TCD): Byk Moda sahip sayclar oluturmada,
yani iki veya daha fazla sayc entegresinin birlikte kullanlaca durumlarda kullanlr.
Yukar sayma ileminde, dk deerli saycnn TCu k, daha yksek deerli saycnn
CPu giriine balanr. Aa sayma ileminde, dk deerlikli saycnn TCD ks, yksek
deerlikli saycnn CPD giriine balanr.
Yukar sayc k terminali olarak isimlendirilen TCu ks; yalnzca sayc 1111
deerinde ve CPu=0 olduu durumda 0 deerine sahip olur. Bir sonraki tetikleme
sinyalinin ykselen kenarna kadar 0 olarak kalan TCu ks; yeni bir ykselen kenar ile
1konumunu alrken sayc 0000 konumuna geer. Saycnn 1111den 0000 konumuna
getii anda TCuda oluan 0dan 1e deiimin, daha yksek deerlikli saycya
uygulanmas ile yukar doru sayma ilemi salanr.
13
Sayc devrelerinde kullanlan bu entegre , iki adet bamsz sayc ierir(ekil 1.13).
Biri Mod-2, dieri Mod-5 olan bu sayclarn tetikleme girileri birbirinden bamszdr.
ekil 1.13te emalar verilen bu sayclarn, birbiriyle farkl balantlar sonucu 2den 10a
kadar blme ilemleri yaplabilir.
7490 entegresi ile BCD sayma iin QA ks, giris Bye balanmaldr. Sayma
ileminin balamas iin R0 ve R9 resetleme girislerinin en az birer girii 0 seviyeli
olmaldr.
14
7493 sayc entegresi, 7490 entegresine benzer ekilde, Mod-2 ve Mod-8 iki adet
sayc ieren bir elemandr. Bu entegrede bulunan sayclarn bamsz veya kaskat
balanmasyla 2den 16ya kadar istenilen MODda sayma ilemi yaplabilir.
inde 4 adet master slave JK flip-flopu mevcuttur. Asenkron binary yukar saycdr.
CP0 uygulams ile birlikte sayc yukar doru sayar.Ayn zamanda bu entegrenini sayma
ilemine balamas iin 12 nu.l ucun (Q0), 1 nu.l ula balanmas gerekir. Bu entegre, ikili
ve BCD olarak sayma yapabilir.
15
UYGULAMA FAALYETLER
UYGULAMA FAALYET
Aadaki uygulama faaliyetini yaparak asenkron yukar sayc devresini
kurabileceksiniz.
Malzeme listesi
16
ekil 1.18: 7476 JK Flip-flop entegresi i balants
lem Basamaklar neriler
ncelikle malzeme sorumlusundan Kullanacanz malzemelerin
ihtiyacnz olan malzemeleri alnz. salamln kontrol ediniz.
Board zerine devreyi kurarken devreyi
Malzemeleri ekil 1.17 deki ekilde kolay takip edebilmek iin olabildiince
board zerine kurunuz. farkl renklerde teller kullanmaya
alnz.
Devreyi board zerine kurmay
Devreyi kontrol ettikten sonra +5V
tamamladktan sonra tekrar gzle kontrol
besleme gerilimini uygulaynz.
ediniz. Daha sonra enerji veriniz.
Silme ucunu kullanarak yani aktif
yaparak ( 0 ) uygulaynz. Flip-flop Silme ucunu aseye balaynz.
klarn sfrlaynz.
Daha sonra silme ucunu tekrar 1 e
alarak devreyi tekrar almaya hazr hle Silme ucunu + 5 volta balaynz.
getiriniz.
Manuel CLK ile belirtilen sayda
El yardmyla clock pals
tetikleme yaparak k ledlerinin yanp
uygulandnda sra ile ledlerin yanp
yanmadn gzleyiniz.
yanmadn kontrol ediniz.
17
UYGULAMA FAALYETLER
Malzeme listesi
18
lem Basamaklar neriler
ncelikle malzeme sorumlusundan Kullanacanz malzemelerin
ihtiyacnz olan malzemeleri alnz. Salamln kontrol ediniz.
Board zerine devreyi kurarken devreyi
Malzemeleri ekil 1.19daki ekilde kolay takip edebilmek iin olabildiince
board zerine kurunuz. farkl renklerde teller kullanmaya
alnz.
Devreyi board zerine kurmay
Devreyi kontrol ettikten sonra +5V
tamamladktan sonra tekrar gzle kontrol
besleme gerilimini uygulaynz.
ediniz. Daha sonra enerji veriniz.
Preset ucunu 1 den 0 a alarak flip-
flop klarnn aktif olduunu Preset ucunu aseye ye balaynz.
gzlemleyiniz.
Preset ucunu tekrar 1 yaptktan sonra
Preset ucunu + 5 volta balaynz.
devreye CLOCK palsi uygulaynz.
Manuel CLOCK ile belirtilen sayda El yardmyla clock pals uygulandnda
tetikleme yaparak k ledlerinin yanp sra ile ledlerin yanp yanmadn
yanmadn gzleyiniz. kontrol ediniz.
k ledleri QD,QC,QB,QA yanma Bu uygulamada yaptmz devrenin
srasna gre alaca saysal deerler ak grnts, zaman diyagram ve
23,22,21,20 dr. Sistem 15dan 0e kadar doruluk tablosu ayrntl olarak drt
sayacaktr. Devrenin almasn bitlik aa sayc konusunda
gzlemleyiniz. gsterilmitir.
19
UYGULAMA FAALYETLER
zel veya kaps iki flip-flopun arasna ekilde grld gibi balandnda, kontrol
girii0olursa sayc yukar, kontrol girii 1olursa sayc aa sayar.
20
ekil 1.21: 7473 JK flip flop entegresinin i yaps
21
lem Basamaklar neriler
ncelikle malzeme sorumlusundan Kullanacanz malzemelerin
ihtiyacnz olan malzemeleri alnz. salamln kontrol ediniz.
Board zerine devreyi kurarken; devreyi
Malzemeleri ekil 1.20 deki gibi board kolay takip edebilmek iin olabildiince
zerine kurunuz. farkl renklerde teller kullanmaya
alnz.
Devreyi board zerine kurmay
Devreyi kontrol ettikten sonra +5V
tamamladktan sonra tekrar gzle kontrol
besleme gerilimini uygulaynz.
ediniz. Daha sonra enerji veriniz.
Silme ucunu sfra aldnzda flip-
Silme ucunu nce sfr yapp sonra tekrar floplarn k sfr olur. 1 aldnzda
1e alnz. devre saymaya hazr hle geldiini
gzlemleyiniz.
k ledleri QD, QC, QB, QA Silme ucunu o aldnzda k ledlerin
durumlarn gzlemleyiniz. hepsi snm olduunu gzlemleyiniz.
Kontrol giriini 0 alnz. Sayma Kontrol girii 0 olduunda sayma yukar
ilemini gzlemleyiniz. doru olduunu gzlemleyiniz.
Kontrol giriini 1 alnz. Sayma Kontrol girii 1 olduunda sayma aa
ilemini gzlemleyiniz. doru olduunu gzlemleyiniz.
22
UYGULAMA FAALYETLER
23
u ana kadar hem anlattmz hem de uyguladmz tm sayclarn klarn hep 1
ve 0lardan oluan ikilik saylar olarak grdk. Bu uygulamada ise klar bir gsterge
sayesinde 01239 ekline grebileceiz. Burada kullandmz 7447 entegresi ikilik
formdaki saylar onluk forma dntryor. rnein, girilerine 0101 uygulandnda bizim
bunu gstergede 5 olarak grebilmemiz iin gerekli evirme ilemini gerekletiriyor.
25
KONTROL LSTES
DEERLENDRME
26
LME VE DEERLENDRME
LME VE DEERLENDRME
Aadaki sorular dikkatlice okuyunuz ve doru seenei iaretleyiniz
27
7. Programlanabilir sayclarda, sayma ilemini herhangi bir deerden
dndrmenin en pratik yolu iin flip-flop'larn hangi girii kullanlr?
A) Preset
B) Clock
C) Data
D) Clear
DEERLENDRME
28
RENME FAALYET2
RENME FAALYET2
AMA
ARATIRMA
2. SENKRON SAYICILAR
Senkron sayclarda asenkron sayclardan farkl olarak saat sinyali sadece ilk flip
flopa deil tm flip floplara ayn anda uygulanr. Sistemdeki tm flip floplar ayn anda
girilerindeki sinyalleri iler. Bundan dolay zaman gecikmesi olumaz ve hassas olarak
zaman llebilir. Senkron sayclarda flip floplara ek olarak kaplarda kullanr.
29
Tablo 2.1: D tipi filip-flop gei tablosu
gerekiyor. Btn bu ilemleri her satr iin yapp btn geiler iin flip-floplarn J ve
K girilerinde hangi deerlerin bulunmas gerektiini bulunur.
lk satr rnek olarak alrsak sayc 000 durumundan 001 durumuna gemektedir. Ja
stununun altnda ise 0 deeri mevcuttur. Buna gre Ja'ya ait karnaugh diyagramnda 000
numaral kutuya 0 konur. Saycnn 001 durumundan 010 durumuna getii satrda ise Ja
stununda yine 0 vardr. O halde Ja'ya ait karnaugh diyagramnn 001 numaral kutusuna da
0 yazlr. Bu ekilde Ja stununun altndaki deerler Ja'ya ait karnaugh diyagramna aktarlr
ve sadeletirme ileminden sonra A flip-flop'unun J giriine balanmas gereken devre
bulunmu olur. Ayn ilemler btn flip-flop'lar iin yaplr.
A B C A B C DA DB DC
0 0 0 0 1 1 0 1 1
0 1 1 1 0 1 1 0 1
1 0 1 1 0 0 1 0 0
1 0 0 1 1 1 1 1 1
1 1 1 0 0 0 0 0 0
32
33
ekil 2.2: ( 03547 ) srasnda sayan senkron sayc devresi
34
uygulanm durumdadr. Bundan dolay her saat sinyali ile A k konum deitirecektir.
Burada C en kk basamak A ise en byk basamaktr.
35
2.1.2. Drt Bitlik Senkron Yukar Sayc
Drt bitlik senkron sayc 0000dan balayp 1111e kadar sayma ilemi yapar.
alma prensibi bitlik senkron saycya benzer. bitlik senkron saycda en byk
basama 1 durumuna getirmek iin ondan nceki iki basaman 1 olmas gerekiyordu. Bu
durum da bir AND kaps ile salanmt. Drt bitlik saycda gene ayn esas zerine kurulur.
36
Tablo 2.6: Drt bitlik senkron yukar sayc doruluk tablosu
Bu deiimler sonucu 111den balayan sayc devresi 000a ulancaya kadar sayma
ilemine devam eder. Bir sonraki saat sinyali ile tekrar 111 olarak sayma ilemi devam
edecektir.
37
JK flip floplarn balan biimi ekil 2.7de, zaman diyagram ekil 2.8de ve
doruluk tablosu Tablo 2.7de verilmitir.
38
Tablo 2.7: bitlik senkron aa sayc doruluk tablosu
2.2.2. Drt Bitlik Senkron Aa Sayc
Drt bitlik senkron geri sayc 1111den balayarak 0000a kadar geriye doru sayma
ilemi yapabilmektedir. almas bitlik ile yaklak ayndr. Devre emas ekil 2.9 da,
zaman diyagram ekil 2.10da ve doruluk tablosu Tablo 2.8de verilmitir.
39
ekil 2.10: Drt bitlik senkron aa sayc zaman diyagram
Belirli bir deerden balatlarak aa veya yukar doru sayma ilemi yapan devreler,
n kurmal sayclar veya presetlemeli sayclar olarak isimlendirilir.
40
Senkron sayc entegrelerinin birou, sayma isleminin belirli bir deerden
balamasn salayan nkurma (preset) giriine sahiptir. nkurma islemi, tetikleme
sinyalinden bamsz olarak veya tetikleme sinyali ile eszamanl olarak gerekletirilebilir.
nkurma ilemi ayn zamanda saycnn yklenmesi (loading) olarak da adlandrlr.
Sayc devresine istenilen saynn yklenmesi ilemi; P0, P1, P2 paralel girislerine
yklenmek istenen bilginin ve PL paralel ykleme giriine 0 deerinin uygulanmas ile
gerekletirilir. Bu ilem ile; P0, P1 ve P2ye uygulanan bilgiler srasyla A, B ve C
FFlerine aktarlr.
Aktif DK ( sfr ) MR girisi tm Flip-Floplar sfrlar. Iki adet IZIN girisi, CEP ve
CET saycnn normal srada sayabilmesi iin yksekte tutulmaldr. Kaskat balama
srasnda bir st basamaa izin vermek iin bu IZIN girileri kullanlacaktr. TC ks ise
sayma deeri en byk duruma ulatnda bir YKSEK seviyeli durum retir. Bu sayc
iin en byk sayma durumu (1111)2, yani onluk 15tir.
74191 iki ynl senkron sayc bir entegredir. Bu entegrede sayma ilemi aa (down)
veya yukar (up) yaplabildii gibi mod kontrol (alabilecei durum says)
yaplabilmektedir. Sayma iin (Enable) yetki giriinin0 da olmas gerekir. Yetki girii 1
ise sayma engellenir. Flip-floplar pozitife giden saat darbeleri ile tetiklenir. Sayma
yn aa/yukar (down/up) giriindeki seviye ile belirlenir. Bu giri 0 ise yukar sayma,
1 ise aa sayma gerekleir.
Sayc tam programldr. Yk (load) giriindeki 0 seviyeli bir durum ile bilgi
girilerindeki (Data Inputs) durumlara gre sayc nceden herhangi bir konuma set edilebilir
(Preset girileri ile). Bu saycda max/min k ve dalgal saat klarnda mevcuttur.
Saycnn son k maksimum sayma veya minimum saymada 1 seviyeli k yapar.
Dalgal saat (Ripple clock) k bu durumda 0 seviyeli k verir. Bu k bir baka
saycnn yetki giriine balanarak kaskat balama ilemleri gerekletirilebilir. Bu durumda
kaskat bal sayclarn saat girileri paralel olmaldr. Maksimum/minimum sayma k
yksek hzl almalar iin kullanlr.
43
2.3.3. 74193 Entegresi
44
bozulmadan clok palsi ayak 5e balanrsa yukar sayc, ayak 4e balanrsa aa sayc
olarak alr. Yani knda ykl olan say, saycnn snrn belirler.
Eer entegre programsz yani mod 16 sayc olarak almas isteniyorsa load bo
braklr veya lojik 1 uygulanr. Bilindii gibi TTL entegreler bo ular 1 olarak alglar.
ekil 2.15 te 74193 entegresinin mod 9 sayc olarak almasn salayan balant
yaplmtr. Bu ekilde almada klar 8,7,6,5,4,3,2,1,0 eklinde olmaldr. Bu ayar iin
Data girilerine (1000)2 verisi yklenmelidir. Aa sayc olarak srekli almas iin clok
palsi aa say giriine ( ayak 4 ) balanmasyla beraber , bor k ( ayak 13 ), ykle (
ayak 11) giriine balanr.
45
UYGULAMA FAALYETLER
UYGULAMA FAALYET
Aadaki uygulama faaliyetini yaparak senkron yukar sayc devrelerini
kurabileceksiniz.
Malzeme listesi
47
UYGULAMA FAALYETLER
Senkron yukar saycda ilk andan silme ucu ile btn flip-floplar sfrlanrken
senkron aa saycda ilk anda Preset girii aktif yaplarak( sfrda aktif ) btn flip-
floplarn klar 1yaplmaktadr. Devrenin ek kap girileri de flip-floplarn Q deil
klarndan alnmaktadr. Birinci flip-flopun J ve K girileri +5 volta balanmtr. CLK
palsi btn flip-floplarn CLK girilerine ayn anda uygulandnda balangta hepsinin
klar 1yaplm flip-floplar geri sayma balar.
48
1 Adet +5 V DC G Kayna
1 Adet Sinyal Jeneratr (Osilatr)
2 Adet 7476 Entegre
1 Adet 708 Entegre
6 Adet 390 Diren
4 Adet Krmz Led
2 Adet Yeil Led
49
UYGULAMA FAALYETLER
Senkron sayclar JK flip floplar ve AND kaps entegreleri ile yaplabilecei gibi
tmleik sayc entegreleri de mevcuttur. Bu uygulamamzda bunlardan biri olan 74193
senkron yukar-aa sayc entegresi ile bir uygulama yapacaz. Bu entegre devrede flip
floplar birbirine balamak yerine sadece klar ve gerekli balantlar yaparak devreyi
tek entegre ile kurabilirsiniz.
51
KONTROL LSTES
DEERLENDRME
52
LME VE DEERLENDRME
LME VE DEERLENDRME
Aadaki cmlelerin banda bo braklan parantezlere, cmlelerde verilen bilgiler
doru ise D, yanl ise Y yaznz.
1.( ) Senkron sayclarda asenkron sayclardan farkl olarak saat sinyali sadece ilk flip
flopa deil tm flip floplara ayn anda uygulanr.
2.( ) Senkron sayc tasarmnda saycnn imdiki durumundan bir sonraki durumuna
geebilmesi iin flip-floplarn girilerine uygulanmas gereken lojik deerler
kullanlan flip-flop'un doruluk tablosuna baklarak tespit edilir.
3.( ) Sral sayan bir senkron 4 bit yukar saycda 1101 saysndan sonra 1011 says gelir.
4.( ) Sral sayan bir senkron 4 bit aa saycda 1000 saysndan sonra 0111 says gelir.
5.( ) 03547 srasnda sayp baa dnen bir senkron saycda 011 saysndan sonra 101
says gelir.
7.( ) Belirli bir deerden balatlarak aa veya yukar doru sayma ilemi yapan
devreler, Programlanabilir sayclar denir.
9.( ) 74163 entegresi programsz yani mod 16 sayc olarak almas isteniyorsa load bo
braklr veya lojik 0 uygulanr
DEERLENDRME
53
RENME FAALYET3
RENME FAALYET3
AMA
ARATIRMA
3. KAYDEDCLER
Her flip/flop bir bitlik bilgi saklama kapasitesine sahip bir elemandr. kili bilgileri
saklamaya yarayan devrelere KAYDEDC ad verilir, n-bitlik kaydedicide n- tane flip/flop
vardr ve n bit kadar binary bilgi saklanabilir. Bir kaydedici devre bir grup flip/floptan ve
bunlarn geilerini salayan kaplardan meydana gelmitir. Kaydediciler; sayc ve bellek
birimlerinde yaygn olarak kullanlr. Bellek niteleri, programlarn ve bilgilerinin
bilgisayarlarda saklanmas nemli olduu iin kaydediciler dijital elektronik iin
vazgeilmezdir.
Birinci yntem: Veri bir bit olarak tetikleme sinyaliyle kaydrarak kaydedilir. Bu
ynteme seri kaydetme denir.
54
kinci yntem: Btn veri ayn anda tetikleme palsiyle kaydedilir. Bu ynteme paralel
kaydetme denir.
Kaydedicilerde D tipi, J-K tipi ve R-S tipi flip-floplar kullanlmaktadr. En ideali ise D
tipi flip-floplardr. Bu yzde biz D Tipi flip-flop kullanacaz. J-K veya R-S tipi flip-flop
kullanmak iin giri ucu J-K flip-flopta J, R-S flip-flopta ise S ular olacaktr. Bu ularla
dier ular arasna da deil kaps balanacaktr.
55
ekil 3.2: 4 bitlik seri giri seri kl kaydedici ( shift register )
ekilde grld gibi bilgi (data) ilk flip-flopun D giriine uygulanr. Her bir clock
darbesinde bilgi bir sonraki F/Fa geer. k en son flip-flopun Q kndan alnmaktadr.
56
bitlik bir paralel bilgiye evrilerek kaydedilir. 8 bitlik bir bilginin ileme tabi tutulmas iin
devre giriine 8 tetikleme palsi uygulanmas gerekmektedir.
Her flip-flopun PRESET giriine ayr bir hat irtibatlanr ve PRESET girii vastasyla
uygun flip-floplar lojik 1 durumuna ayarlayarak btn data bitleri ayn zamanda
yklenmesi salanr. Bu flip-floplarn yklenmesi senkronize edici bir clock palsi
kullanlmadan meydana geldii iin asenkron olduunu syleyebiliriz.
57
ekil 3.4: 4 bitlik paralel giri paralel kl kaydedici ( shift register )
rnek: 4 bitlik flip-floplarla yaplm shift register devresine srasyla 0110
bilgilerini ykleyiniz. 3. kaydrma palsnda flip-floplarn paralel data klarn bulunuz.
58
Byle kaymal kaydedicilerde bilgi paralel olarak yklenir ve seri olarak okunursa
paralel'den seriye dntrc olarak kullanlabilir. Seri bilgi k yine son flip-flopun Q
kndan alnr.
rnek 2: R-S F/F'laryla gerekletirilen 3 bitlik saa kaymal kaydedici devresini iziniz.
59
ekil 3.7: R-S F/F'larla yaplar 3 bitlik saa kaymal kaydedici
rnek 1 ve rnek 2de grld gibi RS ve JK F/Flar D tipi F/F olarak
davranabilmesi iin ilk F/F'un girilerine INVERTER kaps kullanmak gerekir. S ve R, J ve
K girilerine ayn anda bilginin gitmesi engellenir. Burada kullanlan F/F'larn giriine ne
uygulanmsa kndan da ayn bilginin alnmas sadece D tipi F/F'de olur. Dolays ile R-S
ve J-K da giriin S ve J girilerini izleyebilmesi iin DEL kaps kullanlmtr. Sayclarda
F/F'ler iin kullanlan Clock Palsi kaymal kaydedicilerde "KAYDIRMA PALS" (Shift
Pulse) olarak isim deitirir.
rnek 3: 4 bitlik D F/F'leriyle yaplan shift right register devresi iziniz ve grlen
zamanlama diyagramndaki bilgi uygulandnda, F/F'lerin paralel klarn bir tablo
hlinde yaznz.
60
Zamanlama diyagramndan grld gibi 1 nu.l shift palsnda bilgi girii 0'dr. 2
nu.l shift palsnda bilgi girii 1 dir. 3 ve 4 nu.l shift palsnda bilgi girii 0dr.
1 nu.l shift palsinde data girii O olduundan FF1Q ve dier F/F klar da O olur.
2. shift palsnda FF1Q k 1 olur. Dier FF klar yine O dr. 3 nu.l shift palsnda data
girii O olduundan ilk F/F k O dr. Dier F/F klar da bir nceki konumda kaydrma
ilemi yaplr. 4 nu.l shift palsnda FF1Q=0 dr. Pratik yoldan bu ilemleri yapabilmek
iin ilk nce data giriine gre ilk F/F k tayin edilir ve daha sonra tabloda grld
gibi kaydrlr. Dolaysyla uygulanan data giriiyle ilk F/F k ayn olacaktr.
rnek 1: 3 bitlik sola kaydrmal, paralel yklemdi shift register devresini J-K F/F'lar
ile iziniz. Paralel data girilerinden 010 ykleyiniz. Seri data giriinden sras ile 1011
bilgilerini girip 4. CPi sonunda oluan F/F k deerlerini yaznz.
61
4.clock pals sonucu oluan F/F k deeri
FF1Q=1
FF2Q=1
FF3Q=0dr
ki ynde bilgi yer deitirme yetenei olan kaymal kaydedici aritmetik nitenin
hesaplama devrelerindeki temel elemandr. arpma ilemi, sola doru kaymal kaydedici ile
gerekletirilir. Saa doru kaymal kaydedici ise blme ilemi iin esastr.
62
ekil 3.12: Drt bitlik ring ( halka ) sayc devresi
Ayrca halka saycsndaki A flip-flopu ilk anda set ve dierleri reset edilmiken
Johnson saycsnda ilk anda tm flip-floplar resetlenir. Yani tm flip-flop klar ilk anda
"0" dr. Saymann yeniden balamas iin sistemin tekrar resetlenmesi gerekir.
63
ekil 3.13: Drt bitlik Johnson sayc devresi
64
UYGULAMA FAALYETLER
UYGULAMA FAALYET
Aadaki uygulama faaliyetini yaparak seri giri-seri k kaydedici devresini
kurabileceksiniz.
74L91 8 bitlik saa kaymal RS flip floplardan yaplm bir kaydedici entegresidir.
Bacaklarnn grevleri ekil 3.14te gsterilmitir.
65
ekil 3.15: Seri giri-seri k 8 bitlik kaydran kaydedici devresi
67
UYGULAMA FAALYETLER
68
ekil 3.17: Seri giri - paralel k 8 bitlik kaydran kaydedici devresi
69
lem Basamaklar neriler
ncelikle malzeme sorumlusundan Kullanacanz malzemelerin
ihtiyacnz olan malzemeleri alnz. salamln kontrol ediniz.
Board zerine devreyi kurarken devreyi
Malzemeleri ekil 3.17deki gibi board kolay takip edebilmek iin olabildiince
zerine kurunuz. farkl renklerde teller kullanmaya
alnz.
Devreyi board zerine kurmay
Devreye enerji(+5V) veriniz.
tamamladktan sonra tekrar gzle kontrol
70
UYGULAMA FAALYETLER
Bu uygulamada 4 bit paralel giri paralel k entegresi olan 74195 ile bir devre
tasarlayacaz.
Malzeme listesi
71
ekil 3.19: Paralel giri-paralel k 4 bitlik kaydran kaydedici
72
lem Basamaklar neriler
ncelikle malzeme sorumlusundan Kullanacanz malzemelerin
ihtiyacnz olan malzemeleri alnz. salamln kontrol ediniz.
Board zerine devreyi kurarken devreyi
Malzemeleri ekil 3.19daki gibi board kolay takip edebilmek iin olabildiince
zerine kurunuz. farkl renklerde teller kullanmaya
alnz.
Devreyi board zerine kurmay
Devreye enerji(+5V) veriniz. tamamladktan sonra tekrar gzle kontrol
ediniz. Daha sonra enerji veriniz
Devreye bilgi kaydetmeden nce
devrenin iindeki bilgileri tamamen Devre belleindeki tm bilgi bu ekilde
silmek iin CLR giriini nce 1 sonra 0 silinmi oldu.
durumuna alnz.
Bu anda devrenin giriine ayarladmz
imdi devreye 1011 bilgisini kaydetmek bilgiler devrenin belleine kaydedildi.
iin A, B, C, D girilerini uygun ekilde Paralel bilgi kaydetme ilemi tarif
ayarlaynz. edildii gibidir. Bilgi kayt edildii anda
kta grlecektir.
JK girileri seri giriler iin
kullanlmaktadr. JK girileri beraber
Devrenin giriine ayarladmz bilgiyi kullanlmaldr. JK girileri 00
kaydetmek iin ShL giriini nce 0 sonra konumunda bir saat sinyali
1 konumuna alnz. uygulandnda devrenin belleindeki
bilginin soluna 0 bilgisi eklenir ve hafza
0101 durumunu alr.
Bu durumda devrenin soluna 1 bilgisi
JK girilerini 00 konumuna alnz. Bir
eklenir ve bellekteki bilgi 1010 eklini
saat sinyali uygulaynz.
alr.
Bu ekilde devrenin soluna 3 adet 1
JK girilerini 11 konumuna alnz ve bir
bilgisi eklenir ve bellekteki bilgi 1111
saat sinyali uygulaynz.
eklini alr.
74195 entegresine hem seri hem de
paralel bilgi girii yaplabilmektedir.
Bu durumda 3 saat sinyali daha
Ancak sadece 4 bit ilem yaplabilir 8 bit
uygulaynz.
ilem yapmak iin 74198 entegresi
kullanlmaldr.
73
UYGULAMA FAALYETLER
Bu uygulamada 8 bit paralel giri-seri k entegresi olan 74165 ile bir devre
tasarlayacaz.
74
ekil 3.21: Paralel giri-seri k 8 bitlik kaydran kaydedici
Malzeme listesi
75
lem Basamaklar neriler
ncelikle malzeme sorumlusundan Kullanacanz malzemelerin
ihtiyacnz olan malzemeleri alnz. salamln kontrol ediniz.
Board zerine devreyi kurarken devreyi
kolay takip edebilmek iin olabildiince
Malzemeleri ekil 3.21deki gibi board farkl renklerde teller kullanmaya
zerine kurunuz. alnz. Clk, ClkI, ShL ve SI girii iin
sar led; A.H girileri iin krmz led;
Q ve Q' klar iin yeil led kullannz.
Devreyi board zerine kurmay
Devreye enerji(+5V) veriniz.
tamamladktan sonra tekrar gzle kontrol
76
UYGULAMA FAALYETLER
Devrenin temel alma prensibi her CLK palsinin gelmesi ile giriteki bilginin bir
sadaki dier flip-flopa aktarlmas eklindedir.
77
ekil 3.23: Saa kaymal kaydedici
78
KONTROL LSTES
DEERLENDRME
79
LME VE DEERLENDRME
LME VE DEERLENDRME
Aadaki sorular dikkatlice okuyunuz ve doru seenei iaretleyiniz.
5. 4 bitlik paralel giri - seri k bir kaydedicide bilgi k hangi flip-floptan alnr?
A) lk F/F
B) kinci F/F
C) nc F/F
D)Son F/F
80
7. Aadakilerden hangisi ring sayc ile Johnson sayc arasndaki farklardan deildir?
DEERLENDRME
81
MODL DEERLENDRME
MODL DEERLENDRME
Aadaki sorular dikkatlice okuyunuz ve doru seenei iaretleyiniz.
5. ( 03749 ) srasnda sayp baa dnen bir senkron saycda 011 saysndan
sonra hangi say gelir?
A)0111
B)0110
C)0101
D)1001
82
7. Bilgilerin tek tek bitler hlinde kayt ettiimiz kaydedicilere aadakilerden
hangisidir?
A) Seri girili kaydediciler
B) Seri kl kaydediciler
C) Paralel girili kaydediciler
D) Paralel kl kaydediciler
8. Bir bilginin en hzl ekilde kayt edilip daha sonra da en hzl ekilde kayttan okunan
kaydedici aadakilerden hangisidir?
A) Seri giri-seri k kaydedici
B) Seri giri-paralel k kaydedici
C) Paralel giri-paralel k kaydedici
D) Paralel giri-seri k kaydedici
10. Aadakilerden hangisi ring sayc ile Johnson sayc arasndaki farklardandr?
A) Son flip-flopun Q deil kn ilk flip-flopun giriine balanmasyla bir
Ring sayc devresi elde edilmitir.
B) Son flip-flopun Q kn ilk flip-flopun giriine balanmasyla bir Johnson sayc
devresi elde edilmitir.
C) Ring saycsndaki ilk flip-flop ilk anda set ve dierleri reset edilmiken Johnson
saycsnda ilk anda tm flip-floplar resetlenir.
D) Johnson sayclarda tm flip-flop klar ilk anda "1" dir.
83
12. Aadakilerden hangisi Mod 6 asenkron yukar saycsnda 101 durumundan sonra
gelen durumdur?
A) 100
B) 110
C) 101
D) 000
13. Aadakilerden hangisi senkron sayc entegrelerinin sayma ileminin belirli bir
deerden balamasn salayan nkurma giriine ne ad verilir?
A) Preset
B) Data
C)Reset
D)Clock
DEERLENDRME
84
CEVAP ANAHTARLARI
CEVAP ANAHTARLARI
RENME FAALYET-1N CEVAP ANAHTARI
1 C
2 B
3 C
4 D
5 C
6 A
7 D
8 B
9 C
10 C
1 DORU
2 YANLI
3 YANLI
4 DORU
5 DORU
6 DORU
7 YANLI
8 DORU
9 YANLI
10 DORU
1 B
2 C
3 A
4 D
5 D
6 C
7 D
85
MODL DEERLENDRME CEVAP ANAHTARI
1 D
2 C
3 A
4 A
5 A
6 B
7 A
8 C
9 D
10 C
11 D
12 C
13 D
14 A
15 B
16 A
86
KAYNAKA
KAYNAKA
ARSLAN Recai, Dijital Elektronik, Yce Yaynlar, 2003.
http://www.alldatasheet.com (09.08.2011/13.30)
http://www.1bilgi.com (10.08.2011/14.00)
http://www.yasirpro.com (10.08.2011/10.30)
http://www.premiumorange.com (11.08.2011/10.30)
http://daniel.robert9.pagesperso-orange.fr (19.08.2011/10.30)
http://www.elektromania.net (22.08.2011/10.30)
87