논리설계 및 실험 04 예비 실험 보고서

2010-11742 김재윤

가. 각각의 PLD의 장단점에 대해 비교하시오.

① PROM (Programmable Read Only Memory)

1회에 한해서 새로운 내용을 기록할 수 있는 ROM이다. 신뢰성이 높고 자료를 영구히 보존할 수 있으며,

값이 싸고 속도가 빠른 것이 장점이다. 그러므로 주로 비디오 게임기나 전자사전 등에 이용한다.

② PLA (Programmable Read Only Memory)

SOP(Sum of Product) 구현에 적당한 구조이므로 보기 편하고 직관적으로 출력을 알 수 있는 장점이 있

다. 그러므로 배우고 응용하기도 쉽다. 그러나 설계가 달라지면 처음부터 다시 작성해야 하고, 2개의 배

열을 사용하므로 delay가 생기는 것이 단점이다.

③ PAL (Programmable Logic Array)

사용자가 프로그래밍 가능한 AND배열(논리곱 소자)과 고정된 OR배열(논리합 소자)로 이루어져 있다. 속

도가 빠른 것이 장점이다.

④ SPLD (Simple Programmable Logic Device)

PLA, PAL, GAL 등의 간단한 디바이스들이 여기에 속한다.

⑤ CPLD (Complex Programmable Logic Device)

여러 개의 SPLD를 집적한 형태를 하고 있으며 전원을 꺼도 데이터가 남아있다는 점이 장점이다.

⑥ FPGA (Field Programmable Gate Array)

일반적으로 CPLD보다 더 복잡한 형태를 갖는 device이다. 성능이 CPLD에 비해 떨어질 수 있으나 다양

한 회로를 효율적으로 구현할 수 있고, 용량이 커서 복잡하고 큰 회로를 구현하는 데 사용할 수 있다.

개발시간이 짧고 오류를 현장에서 재수정 할 수 있으며, 초기 개발비가 저렴하다. 그러나 소비전력이 크

고 느리다
나. 4:1 Multiplexer, 1:4 Demultiplexer, 2:4 Decoder의 block diagram을 각각 그리시오.

다. 4:1 Multiplexer, 1:4 Demultiplexer, 2:4 Decoder의 진리표를 각각 그리시오.

A B Z A B O0 O1 O2 O3 S0 S1 O0 O1 O2 O3

0 0 I0 0 0 F0 0 0 0 0 0 1 0 0 0

0 1 I1 0 1 0 F0 0 0 0 1 0 1 0 0

1 0 I2 1 0 0 0 F0 0 1 0 0 0 1 0

1 1 I3 1 1 0 0 0 F0 1 1 0 0 0 1

4:1 MUX 1:4 DEMUX 2:4 DECODER

라. Decoder와 Demultiplexer의 차이점에 대해 서술하시오.

Decoder는 Demultiplexer에서 input이 항상 1로 고정된 것을 말한다.

마. 다음 TTL에 해당하는 패키지의 핀 배치도를 그리시오.

바. BCD Decoder와 tri-state buffer를 이용하여 그림 4.4와 같은 4:1 Multiplexer의 회로도를 그

리시오. 그리고 4:1 Multiplexer의 진리표를 그리시오.

10진수 BCD Gray

BCD code와 Gray code 모두, 10진수를 2진수로 코드화 하는 방법들이
0 0000 0000
다.
1 0001 0001
BCD code는 10진수의 각 자릿수를 4비트의 2진수로 그대로 기록한다.

2 0010 0011
 3 0011 0010

4 0100 0110
이에 반해 Gray code는 한 10진수를 나타내는 코드와 그와 이웃하는 숫

5 0101 0111
자를 나타내는 이진수 코드가 단 한 비트만이 차이나는 방법으로 10진수

6 0110 0101 를 코드화한다. 연속적인 특징을 지닌 아날로그 자료를 표시할 때 변화폭

7 0111 0100 이 작아 오류가 감소하는 장점이 있다.

8 1000 1100

9 1001 1101

사. 2:4 Decoder와 tri-state buffer를 이용하여 그림 4.4와 같은 4:1 Multiplexer의 회로도를 그리시오. 그리고 4:1

Multiplexer의 진리표를 그리시오.

S0 S1 F0

0 0 I0

0 1 I1

1 0 I2

1 1 I3
4:1 MUX

아. 2:4 Decoder(74139)를 이용하여 그림 4.5와 같은 3:8 Decoder를 구현하기 위한 회로도를 그리시오. 그리고 3:8

Decoder의 진리표를 그리시오.

 Input Output
I2 I1 I0 F0 F1 F2 F3 F4 F5 F6 F7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

자. 4-bit GRAY code to BCD converter를 설계한다 (Gray code는 여러 가지가 있을 수 있으나 여기에서는 교과서

[1]에 있는 것을 사용하며, 0부터 9까지만 입력된다고 가정한다). 먼저 진리표를 작성하고 K-map을 통해 간략화

한 후 회로도를 구성하시오.

W X Y Z A B C D WX WX
00 01 11 10 00 01 11 10
0 0 0 0 0 0 0 0 YZ YZ

0 0 0 1 0 0 0 1 00 0 0 1 X 00 0 1 0 X

0 0 1 1 0 0 1 0
01 0 0 1 X 01 0 1 0 X
0 0 1 0 0 0 1 1 Z Z

0 1 1 0 0 1 0 0 11 0 0 X X 11 0 1 X X

0 1 1 1 0 1 0 1 10 0 0 X X 10 0 1 X X
0 1 0 1 0 1 1 0
X A X B
0 1 0 0 0 1 1 1
WX WX
1 1 0 0 1 0 0 0 00 01 11 10 00 01 11 10
YZ YZ
1 1 0 1 1 0 0 1
00 0 1 0 X 00 0 1 0 X
진리표

01 0 1 0 X 01 1 0 1 X
Z Z
11 1 0 X X 11 0 1 X X

10 1 0 X X 10 1 0 X X

X C X D

A = W, B = W’X, C = X’Y+W’XY’, D = W’XY’Z’+X’Y’Z+X’YZ’+XYZ+WZ