Tugas-1 Resume A/D Converter bagian koding

Alwi Alaksa Parmanda 12116037

Lara Ariska 12116093
Judul paper : A PROGRAMMABLE RESOLUTION A/D CONVERTER
MODELING
Penulis : N. Gueddah dan M. Masmoudi, University of sfax, Tunisia.

Makalah ini menjelaskan implementasi VHDL dari model perilaku untuk resolusi analog
yang dapat diprogram ke konverter digital (ADC). Arsitektur ini menggunakan metode
dikotomi dalam konversi. Tujuan untuk menggunakan deskripsi VHDL ini adalah untuk
memvalidasi konversi algoritma dan memfasilitasi sintesis digital. Dalam contoh ini
termasuk kontrol digital metode dikotomi. Struktur konverter terdiri dari generator tegangan
referensi, penguat yang dapat diprogram, dan ADC resolusi rendah. ADC 12-bit telah
dimodelkan dan disimulasikan menggunakan VHDL. Metode Uji Statis diterapkan untuk
pengujian model ADC 12-bit. Juga, tulisan ini menunjukkan bagaimana bagian sinyal analog
mempengaruhi linearitas ADC. Parameter statis seperti INL dan DNL ditentukan dan
disajikan.

STRUKTUR ADC
Deskripsi sirkuit
Pada Gambar 1, diagram blok dari ADC diilustrasikan. Ini terdiri dari generator tegangan
referensi, penguat gain yang dapat diprogram, konverter A / D resolusi rendah (m bit) dan
blok S / H.

Rentang input dinamis diatur menjadi [0, 2n.Vref]. Skala ini dibagi menjadi 2n interval.
Untuk setiap interval hanya ada satu kode yang ditulis dalam n bits (MSB). Pada langkah
pertama dari algoritme konversi, kita harus melokalisasi interval yang menjadi input analog
yang akan dikonversi. Ini menginduksi kesalahan kuantisasi. Langkah kedua dari algoritma
konversi terdiri dari mengevaluasi kesalahan ini. Bahkan, kode n-bit yang diperoleh
diterapkan pada konverter digital ke analog yang keluarannya dikurangi dari input analog.
Hasil pengurangan (Vin-ref) diamplifikasi menggunakan penguat gain yang dapat diprogram
dan kemudian diubah menjadi kode m-bit (LSB). Seluruh hasil digital ditulis dalam (n + m)
bit.

Metode dikotomi
Algoritma
LSB= FS/2n // FS: the full scale

if (previous ref < next Vin < previous ref + LSB)Then

next Vref = previous Vref

Else

If (previous ref + LSB < next Vin) Then

dichotomic (previous Vref, Vsup) ;

else

dichotomic (Vinf, previous Vref) ;

End;

Pembahasan

Pemrograman resolusi memungkinkan pemilihan 8 hingga 12 bit konversi. Dalam hal ini,
perlu untuk menyatakan secara tepat kisaran dinamis input untuk resolusi yang dipilih.
Rentang dinamis ditentukan dengan menginisialisasi nilai biner Vinf, Vref, dan Vsup. Pada
bagian sebelumnya, kami mencatat di awal algoritma dichotomic, bahwa inisialisasi nilai-
nilai ini tergantung pada n. Oleh karena itu untuk setiap n nilai kita dapat mengaitkan mode
resolusi. Ada lima mode resolusi; kami menggunakan tiga bit seleksi (S1S2S3) untuk
memecahkan kode mode ini. Tabel 1 menggambarkan nilai inisialisasi untuk mode resolusi
yang berbeda.

Selain nilai inisialisasi, penguatan penguat harus diperbaiki menjadi 2n. Penguat gain yang
dapat diprogram dapat dikonfigurasi untuk penguatan tegangan dari 1, 2, 4, 8, dan 16. Sebuah
multiplekser digunakan untuk memilih penguatan yang berbeda untuk lima mode resolusi.
The Amplifier Gain untuk setiap mode diberikan pada Tabel 2.
Perlu dicatat bahwa pada Gambar 1, penguat, m-bit A / D converter dan generator referensi
seharusnya ideal. Pilihan model yang ideal adalah untuk memvalidasi konversi algoritma.

Pada Gambar 1, penulis menyajikan diagram blok dari konverter A / D resolusi yang dapat
diprogram. Semua bagian telah dimodelkan dengan menggunakan VHDL. Amplifier, m-bits
A / D converter dan generator referensi seharusnya ideal. Dengan demikian, model konverter
A / D resolusi yang dapat diprogram, pada tingkat pertama, memungkinkan untuk
memvalidasi fungsi sirkuit ini. Simulasi konverter A / D resolusi 12 bit yang dapat diprogram
menggambarkan hasil simulasi yang diperoleh dengan menggunakan metode dikotomi.
Konversi diinisialisasi dengan mengambil smck sinyal rendah. Smck disimpan rendah sampai
sampling input analog Vin. Algoritme dikotomi dimulai oleh tepi Smck yang
menanjak.Kemudian nilai-nilai biner Vinf, Vsup dan Vref diinisialisasi, masing-masing pada
"00000", "10000" dan "01000". Menerapkan metode dichotomic, kita dapat menghasilkan
output 4 bit yang lebih tinggi (outn0_n3). Output ini dikonversi melalui konverter D / A ke
nilai analog ref. Hasil pengurangan dari (Vin-ref) diperkuat dengan menggunakan penguat
gain yang dapat diprogram. Output amplifier kemudian dikonversi ke kata 8-bit (outm0_m7).
Output digital yang diinginkan (hasil) diperoleh dari (outm0_m7 + outn0_n3).