Professional Documents
Culture Documents
http://www.ntu.edu.vn/
Email: tvh42th@gmail.com
1
Nội dung chương trình
2
Chương 1: Các hệ đếm và mã hoá
15 0
1
1.1.1 Chuyển đổi giữa hệ mười và hệ hai
n Đổi hệ hai sang hệ mười
1011,012 = 1.23 + 0.22 + 1.21 + 1.20 + 0.2-1 + 1.2-2 = 11,2510
n Đổi hệ mười sang hệ hai
4610 = 1011102
46 2
0 23 2
1 11 2
1 5 2
1 2 2
0 1 2
1 0
0,125 x 2 = 0 ,250
0,250 x 2 = 0 ,500
0,500 x 2 = 1 ,000
2
1.2 Các phép toán số học đối với hệ hai
1.2.1 Phép cộng
ana(n-1) ... a2a1a0 + bmb(m-1) ... b2b1b0 = ckc(k-1) ... c2c1c0 (hệ cơ số x)
ci = (ai + bi + (ai-1 + bi-1)%x )/x
Ví dụ cộng hệ hai 1101 1001
+
0001 1011
1111 0100
3
1.2.2 Phép chia
b. Chia trực tiếp
Ví dụ: 35/5 = 7 1 00 01 1 10 1
0 00 01 11
1 00 0
10 1
11 1
10 1
1 01
1 01
0
b. Chia gián tiếp
Lấy số bị chia trừ đi số chia, kết quả sẽ là số bị chia của phép toán
tiếp theo, lặp lại đến khi số bị chia nhỏ hơn số chia hoặc bằng 0.
4
Chương 2: Hệ thống vi xử lý
n Ngắt và xử lý ngắt
1
2.2 Vi điều khiển, vi xử lý
Data bus
CPU
Timer,
General- Wdg, USB,
I/O
RAM ROM ADC, UARST,
Purpose PORT
DAC, I2C,…
Micro- …
processor
Address bus
TERMINOLOGY
n Microcontroller vs. Microprocessor vs. Microcomputer
n A microprocessor is a central processing unit on a
single chip.
n A microprocessor combined with support circuitry ,
peripheral I/O components and memory (RAM & ROM)
used to be called a “microcomputer.”
n A microprocessor where all the components mentioned
above are combined on the same single chip that the
microprocessor is on, is called a microcontroller.
2
2.3 Kiến trúc vi điều khiển
n Đơn vị sử lý số học (ALU)
n Bộ nhớ
n Input
n Output
n Đơn vị điều khiển
General
Purpose
Registrers
ALU
3
2.3.2 Bộ nhớ
n Lưu trữ lệnh hay dữ liệu
n Có thể để lưu trữ dữ liệu tạm thời
n Có thể ghi/đọc được bởi bộ điều khiển
Internal SRAM
(512 x 8)
$025F
$FFF
2.3.3 Input
n Thiết bị cho phép thông tin và dữ liệu vào bên trong
bộ vi điều khiển
n Ví dụ: ADC, I2C, UART, …
2.3.4 Output
n Thiết bị chuyển đổi thông tin và dữ liệu từ bộ nhớ ra
thiết bị ngoại vi.
n Thiết bị ngoại vi: LED, LCD, máy in, …
4
2.3.5 Đơn vị điều khiển
n Cung cấp xung nhịp và điều khiển tín hiệu
n Tìm nạp lệnh và dữ liệu
n Chuyển dữ liệu tới/từ I/O
n Giải mã lệnh
n Thực hiện phép tính số học/logic
n Đáp ứng tín hiệu ngoài (Reset/Ngắt)
n …
5
2.3.6 Các họ vi điều khiển (tiếp – so sánh)
n Tốc độ xử lý (clock, clock cycle execution)
n Khả năng tích hợp (ADC, DAC, UART, I2C,…)
n Dải điện áp hoạt động (Operating Voltages)
n Công suất đầu ra (DC current per I/O pin)
n Khả năng chống nhiễu (Noise Reduction)
n Tập lệnh (Instruction)
n Công suất IC (Power consumption)
n ...
Main Prog
ISRj
ISRi
n: IRQi m: IRQj
n + 1: m + 1:
iret iret
6
2.4.2 Cấu trúc ngắt
n Xuất hiện không được báo trước
n Phục vụ gần giống chương trình con
n Tích hợp nhiều loại ngắt
n Có ưu tiên ngắt
2.4.3 Xử lý ngắt
n Xuất hiện và cho phép ngắt
n Hoàn thành lệnh hiện tại
n Lưu trữ địa chỉ lệnh tiếp theo vào ngăn xếp
n Nạp địa chỉ ISR vào PC
n Thực hiện ISR
n Kết thúc ISR là lệnh RETI
n Khôi phục địa chỉ lệnh tiếp theo trong ngăn xếp,
chương trình tiếp tục thực hiện
7
2.4.4 Phân loại ngắt
n Ngắt mềm (software interrupt)
Là việc gọi 1 ctc (Subroutine) được xây dựng riêng mà ctc
này còn có thể được gọi bởi thiết bị ngoại vi
n Ngắt cứng (hardware interrupt)
Do port phát tín hiệu đến CPU
n Ngắt trong (internal interrupt)
Trong một số CPU để bẫy/xử lý các sự kiện trong khi thực
hiện
n Ngoại lệ (exceptions)
Là vấn đề hay điều kiện để CPU dừng công việc đang thực
hiện, tìm địa chỉ và thực hiện 1 ctc, được thiết kế để xử lý sự
kiện này.
8
Chương 3: Bộ nhớ
n Bộ nhớ
nhớ bán dẫ
dẫn
n Giải mã đị
Giả địa chỉ
chỉ cho bộ
bộ nhớ
nhớ
n Phối ghé
Phố bộ nhớ
ghép bộ nhớ
n Mở rộng bộ
bộ nhớ
nhớ
Bộ nhớ
3.1 Bộ nhớ bán dẫ
dẫn
n Các nhó
nhó m tí hiệu
tín hiệ
n ROM (read only memory)
n RAM (random access memory)
Memory
Radom
Read RAM Access
ROM Only
Memory
Memory
SRAM DRAM
Programmable ROM
PROM Static RAM Dynamic RAM
1
3.1.1 Cá
Các nhó
nhóm tí hiệu
tín hiệ
A0 D0
A1 D1
A2 D2
Address .. .. Data
. .
An Dm
WR WE
CS OE
Select IC RD
a. Nhó
Nhóm tí hiệu đị
tín hiệ địa chỉ
chỉ
n dụng chọ
Có tác dụ chọn ra mộ
một ô nhớ
nhớ cụ thể
thể
n Số đườ
đường đị
địa chỉ
chỉ sẽ quyế
quyết đị
định có
có tối đa bao nhiêu ô
nhớ. Ví
nhớ Ví dụ có m đườ
đường đị
địa chỉ
chỉ vậy thì
thì tối đa 2m ô nhớ
nhớ.
b. Nhó
Nhóm tí hiệu dữ
tín hiệ dữ liệ
liệu
n Thường là
Thườ là đầ
đầu ra củ
của ROM và
và là vào/ra đố
đối vớ
với RAM
n mạch nhớ
Các mạ nhớ thườ
thường có
có đầ
đầu và
vào/ra là trạng thá
là 3 trạ thái.
n Số đườ
đường dây dữ
dữ liệ
liệu quyế
quyết đị
định độ
độ dài từ
từ nhớ
nhớ của
mỗi ô nhớ
nhớ.
2
c. Nhó
Nhóm tí hiệu chọ
tín hiệ chọn vi mạ
mạch
n Chọn vi mạ
Chọ mạch sẽ
sẽ trao đổ
đổi dữ
dữ liệ
liệu.
n Các tí hiệu nà
tín hiệ thường đượ
này thườ được nố
nối vớ
với đầ
đầu ra củ
của bộ
bộ
giải mã đị
giả địa chỉ
chỉ.
mạch không đượ
n Vi mạ được chọ
chọn thì dữ liệ
thì bus dữ liệu củ
của nó
nó bị
(ở trạ
treo (ở trạng thá trở khá
thái trở kháng cao).
d. Nhó
Nhóm tí hiệu điề
tín hiệ điều khiể
khiển
n Cho phé
phép dữdữ liệ
liệu ra bus.
dữ liệ
n Bus dữ liệu bị
bị treo nế
nếu không có hiệu điề
có tín hiệ điều khiể
khiển.
n Mạch thườ
thường chỉchỉ có một tí hiệu điề
tín hiệ điều khiể
khiển đọ
đọc/ghi.
3.1.2 ROM
n Bộ nhớ
nhớ có nội dung đã ghi sẵ
sẵn chỉ
chỉ để
để đọ
đọc ra
Chỉ nạp và
n Chỉ một lầ
vào mộ lần duy nhấ
nhất
bị mất thông tin khi mấ
n Không bị mất điệ
điện
A0 D0
A1 D1
A2 D2
Address .. .. Data
. .
An Dm
WR WE
CS OE
Select IC RD
3
3.1.3 ROM có thể lập trì
có thể trình đượ
được
a. PROM (Programmable ROM)
n Thời gian truy cậ
Thờ cập nhanh 120-
120-250ns
n Chỉ nạp mộ
Chỉ một lầ
lần duy nhấ
nhất bằ
bằng cá
các đố
đốt chá
cháy cá cầu chì
các cầ chì
n Điệ
Điện áp khi lậ
lập trì khoảng 10-
trình khoả 10-13V
VCC
A0
Address Address A1
Bus decoder
A2
D2 D1 D0
4
c. EEPROM (electrically EPROM)
n Xoá từng đơn vị
Xoá vị nhớ
nhớ bằng điệ
điện, không cầ
cần tia cự
cực tí
tím.
n Thời gian lậ
Thờ lập trì một ô nhớ
trình cho mộ nhớ khoả
khoảng 5ms.
d. Flash memory
n Thời gian truy cập nhanh (khoảng 120ns).
n Thời gian ghi nhanh 10µs
n Xóa từng khối nhớ
5
3.1.4 RAM
n Bị mất dữ liệu khi mất điện.
n Thời gian truy cập nhanh (có loại 15ns).
R/W
Input buffers
Register 0
Register 1
Address
Decoder Register 2
input
. CS
6 line to 64 line .
.
Register 62
Register 63
Output buffers
tiếp)
3.1.4 RAM (tiế
n SRAM (static RAM)
n Chế tạo đơn giản
n Dễ dàng bảo trì
n Thường được sử dụng trong hệ thống có bộ nhớ nhỏ