Тригери- елементи с памет.

Общи положения и класификация

Тригерите (flip - flop) са основни цифрови елементи от последователностен тип - елементи с
памет. Имат две устойчиви състояния, обикновено са с два изхода, даващи основното Q и
инверсното /Q значение на сигнала. Имат един или два информационни, както и служебни входове.
Важно свойство! Установеното изходно състояние се подържа неограничено време, след
преустановяване на входните сигнали, стига да има захранващо напрежение!
Така установеното изходно състояние, за един п+1 -ви интервал, зависи от два фактора:
- от подадените входни сигнали;
- от предходното (п-1) установено състояние на тригера.
Фактът, че съхраняваната информация в тригера оказва влияние при определяне на новото му
състояние в следващия, последователен момент, определя наименованието последователностни.
В най-общ случай тригерът се разглежда като съвкупност от универсални цифрови елементи,
свързани с обратни връзки. Параметрите на тригера се определят, от параметрите на съставящите
ги цифрови елементи и от такива, свързани с превключването на тригера.
Класификация на тригерите.:
- въздействие на входните сигнали;
- възможни състояния на тригера;
- вътрешна структура.
Според начина на въздействие на входните сигнали тригерите са:
асинхронни и
синхронни (тактови).
При асинхронните тригери (latch) входните сигнали влияят върху състоянието на тригера
непосредствено в момента на прилагането им. Те са най-проста структура, използуват се като
самостоятелни основни тригерни клетки и влизат в състава на по-сложните тригери и на
запомнящите блокове.

Фиг. 1 Класификация на тригерите

Синхронните (тактовите) тригери съдържат допълнителен тактов (синхронизиращ) вход, с
прието стандартно обозначение С (Clock) и Е (Enable). Въвеждането на данни в тригера се
разрешава от тактовия сигнал.
От своя страна синхронните тригери се разделят на няколко подтипа според въздействието на
тактовия сигнал:
Статични синхронни или разрешавани (gated latch). Въвеждането на данни в тези тригери е
разрешено през цялата продължителност на едно от нивата (високо или ниско) на
синхронизиращия тактов сигнал, прието за активно; тактовият извод при тези тригери се означава
с Е (Enable).
Динамични синхронни тригери (dynamic flip-flop). Те се управляват от фронта на
синхронизиращия такт С. Тригерът се превключва само по времето на активния фронт на
тактовия сигнал - нарастващ или спадащ.
Двустъпални или MS тригери "управляващ - управляван" (master-slave).

Тригери със заключен вход (data lock-out flip-flop).

Според възможните изходни състояния на тригера са обособени RS-, D-, JK-, Т- тригери.

За нагледно установяване на състоянията на тригера се използуват логически уравнения, таблица

на състоянията (вместо таблица за истинност) и времеви диаграми на входящите, изходящите и
тактовите импулси. Таблицата на състоянията описва състоянието на тригера в зависимост от
входни сигнали и предишното му състояние.
Елементарен тригер

Фиг. 2 а)Блокова логическа схема на асинхронен тригер два инвертора, свързани с две
обратни връзки. б) Електрическата схема на този прост тригер, изпълнен с два CMOS
инвертора

Схемата в същността си е двуполюсник- входът на всеки от инверторите е изход на другия. Ако на

единия вход се подаде 1,ана другия 0, тези два сигнала установяват инверторите в две
противоположни състояния. Тези състояния се поддържат след преустановяване на входните
сигнали под влияние на двете обратни връзки, стига да има захранващо напрежение +UDD. Ако се
подадат инвертираните значения на входните сигнали, състоянията се променят и това състояние
продължава и без входни сигнали.

Основни параметри на тригерите. Голяма част от параметрите и характеристиките на тригера се

определят от изграждащите ги ЦЕ- нива, шумоустойчивост, амплитуда, консумирана мощност в
статичен и динамичен режим.

Фиг. 3 Времеви диаграми. Те определят необходимите съотношения във интервалите от

време между входните, тактовите и изходните сигнали
Тези диаграми се отнасят за всеки тактов тригер, независимо от функционално му предназначение.
Интервалите имат следните значения:
- време за подготовка (set up time) ts - интервалът с който входящите данни D предхождат
тактовия сигнал С;
- продължителност на активното ниво на тактовия импулс tc [pulse width) - ниско и високо,
ограничава се до една минимална стойност, посочвана в каталозите;
- време на задържане th (hold time) - интервалът от началото на тактовия импулс до края на
входящия сигнал;
- време за превключване tQ (propagation delay time) -интервалът от активния фронт на тактовия
импулс до получаването на новите изходни сигнали;

SR - тригери
Асинхронни SR тригери.
. Като самостоятелни тригери се предпочитат тези, имащи самостоятелни входове и изходи.
Решение дават универсалните ключови елементи ИЛИ-HE или И-НЕ, свързани чрез двойна обратна
връзка. Получава основната схема на SR тригер с два входа S и R
(Set, Reset) и два самостоятелни изхода /Q ,Q .
.

Фиг. 4 SR тригер с ИЛИ-НЕ ,два входа S и R (Set, Reset)

Фиг. 5 Таблица с изходни състояния на SR тригер

Фиг. 6 SR тригер с И-НЕ ,два входа S и R (Set, Reset)

В ограничени к-ва се произвеждат SR тригери в самостоятелни корпуси - ИС 74118/74119.

Синхронни RS тригери.
Тази особено важна група тригери съдържа трети синхронизиращ (тактов) вход. Статичните
синхронни (разрешавани) тригери (gated latch) включват още две разрешаващи врати И към
входовете на разгледаните вече SR тригерни клетки.
Фиг. 7 Статичните синхронни тригери

Динамичните синхронни тригери (dynamic flip-flop) се превключват само по времето на

активния фронт на тактовия сигнал - нарастващ С или спадащ С фронт

Фиг. 8 Динамичните синхронни тригери

Двустъпални MS (Master-Slave) тригери. Двустьпапният MS тригер се състои от 2

последователно свързани тактови SR тригера,.

Фиг. 9 Двустъпални MS (Master-Slave) тригери

Първият тригер е управляващ (Master), a вторият - управляван (Slave). Разрешаващият тактов

сигнал Е2 на второто стъпало е инвертиран спрямо такта Е1 на първото стъпало. Първият тригер М
възприема входните сигнали през целия период tM на високо ниво на такта Е1, докато вторият S
тригер в това време е блокиран. При ниско ниво на такта Е1 действието на водещия М тригер се
блокира, а генерираното високо ниво на тактовия вход Е2 позволява вторият S тригер да се
задейства, като през периода ts повтори състоянието на първия М тригер, т.е. със закъснение 1/2
такт.
Динамичен MS тригер. Когато включените тригери са от динамичен тип, управляващият М тригер
се задейства от нарастващия фронт t1 на тактовия импулс, а управляваният S тригер от спадащия
фронт t2 на сигнала С. Това означава, че изходящият сигнал се появява по време на спадащия
фронт
Тригер със заключен вход (data lock-out flip-flop). При този тригер първото стъпало на MS
тригера е изпълнено с динамичен вход. Първият тригер се преключва само през време на
нарастващия фронт - интервала t, , a през останалото време е заключен. За тези тригери е
характерна повишена шумоустойчивост.

JK - тригери
Тези тригери са подобрена версия на SR тригера, със съответствие на входовете J - S и К- R.
Тригерът JK се получава като към входовете на един основен тактов SR тригер се добавят
допълнителни врати -гейтовете И, осъществявящи обратни връзки от изходите, Тези нови обратни
връзки отстраняват състоянието на неопределеност.

Фиг. 10 JK – тригери

5.4 D-тригери и Т-тригери

Това са тригери само със един информационен вход.

D тригер.
Този тригер се получава лесно от тактов SR или JK тригер - двата входа се обединяват
чрез инверторна връзка, както е показано на . Важни за D тригера са служебните
асинхронни за нулиране R = CLR и за установяване S ■ Този тригер работи в два режима -
типичният му синхронен D режим и асинхронен SR режим.

Фиг. 11 D тригер

Т тригер
е с един основен вход - тактовият вход С. Този тригер се синтезира лесно от D или входа,
Така при D =Q, логическото уравнение на Т тригера става Qn+1=Qn т.е следващото
състояние е инверсно на предишното. Този режим на преключване (Toggle) - е особено
важно свойство на Т тригера.
При реализация с JK тригер има две възможности - едната е чрез въвеждане на две нови
обратни връзки като тригерът ще е само с един вход С. Също така може да се използува
свойството за превключване, когато на двата входа
Фиг. 12 Т тригер