1.R - S тригер.

4. Да се начертае 1. Начертайте
схемата на 10. Начертайте таблицата на
едностранен предавателната
паралелен диоден
истинност на
характеристика на
ограничител отдолу цифров компаратор,
стандартната ТТЛ
на положително
схема със сложен
сравняващ две
ниво и двубитови числа.
времедиаграмата инвертор при свързан
на изходното му p-n-p транзистор по
напрежение при схема обща база във
подаване на входа на логическия
2 синусоидално елемент.
напрежение на
входа.

Ако бсички разряди

са равни то на
изхода на ЛЕ + ще
има 0 и на изхода Y
-1 11. Начертайте
8. Начертайте временните диаграми
схемата на тригер на автогенериращ 14. Начертайте
на Шмит с два мултивибратор с схемата на предаващ
логически 8. Начертайте тригер на Шмит. елемент (аналогов
елемента и схемата на чакащ ключ) със CMOS
мултивибратор с транзистори.
допълнителен
интегрираща
диод.
времезадаваща
верига.
6. Начертайте на управляващите
схемата на 11. Начертайте тактови сигнали се
транзисторен временните диаграми различават
ключ с n–p–n на автогенериращ еднократни и
транзистор. мултивибратор с многократ-ни а
диференциращи според начина на
времезадаващи възприемане на
8. Начертайте сигнала
вериги. схемата на чакащ синхронизирани по
мултивибратор с ниво или по фронт.
диференцираща Основни параметри
времезадаваща на тригерите са:
верига. - стойностите на вход-
ните и изходните нива
съответстващи на
логи-ческа 0 или
логическа 1
- времевите
параметри на
входните и изходните
сигнали
12. Начертайте - бързодействие,
схемата на свързване товароспособност и
на p-n-p транзистор др.
по схема обща база
във входа на
логическия елемент.

6. Асинхронни
тригери. RS
При асинхронните три-
гери входния сигнал въз-
действа върху състояни-
10. Начертайте ето на тригера в момента
предавателната на появяването си. Това
характеристика е най простата структура
на стандартната осигуряваща деве систо-
ТТЛ яния и запазването им
неограничено дълго
схема със сложен
време.
инвертор при
свързан p–n–p
транзистор по
схема общ
емитер във входа - логическата
на логическия функция определяща
елемент. тяхното пре-минаване
в ново състо-яние Ако Q = 0 това ниво се
- начинът на подава на входа на ЛЕ2
въвеждане на нова и определя Q =1
информация което от своя страна
Според логическото поддържа Q = 0. За
практическото
им функциониране
приложение на тази
тригери-те биват RS, структура е необходимо
JK, D, T и др. Според да се въведат допълните-
начина на запис на лни информационни вхо-
информацията се дове т.е. те да станат
различават на асин- двувходови.
хронни и синхронни,
в зависимост от броя
 - синхронни тригери с
1 0 0 0 * 0 Т Q(t) Q(t+1) D
превключване по фронт
- синхронни тригери с 1 0 1 0 1 * 0 0 0 0
превключване по двата
фронта. 1 1 0 1 * 1 0 1 1 1
Синхронни RS ригери. 1 1 1 0 1 *
R=K S=J 1 0 1 1
Синхронен RS тригер се
Преобразуване на JK в D 1 1 0 0
При приетото означение получава от асинхронен
на двата входа с R и S, като се добави входна D= T .Q(t) v T. Q (t)
K J Q(t) Q(t+1) D
състоянието R = S = 0 /управляваща/ логическа 8. D Тригер
няма да промени изход- схема. 0 0 0 0 0
Тригерите от този тип
ните сигнали докато ако 0 0 1 1 1 имат един информацио-
R = 1 тригера ще се ну- нен вход D като на изхо-
лира. Q=0. А ако S = 1 0 1 0 1 1
да Q повтаря състояние-
тригера ще се установи в 0 1 1 1 1 то на този вход след за-
единица. Q=1 действането на схемата.
Tази структура е извест- 1 0 0 0 0
на като тригер тип RS На фигурата тя е реали- D Q(t) Q(t+1)
1 0 1 0 0
при което R е нулиращ зирана чрез ЛЕ1 и ЛЕ2.
0 0 0
вход с активно ниво 1, а Когато на тактовия вход 1 1 0 1 1
С има лог. 0 на изходите 1 1 1 0 0 0 1 0
S е единичен вход също
на тези логически еле- D= Q(t) v J Q (t) 1 0 1
акотивно ниво 1.
менти ще има постоянна K
1 1 1
1 и тригера няма да реа- От таблицата на истин-
гира на информацион- ност следва че D триге-
ните сигнали R и S. рът може да се разглеж-
Само при С = 1 входните да като закъснителна ли-
сиг-нали R и S имащи ния със закъснение един
актив-но ниво 1 могат да такт. Преобразуване на
прев-ключват тригера RS в D тригер.
съглас-но таблицата на
D Q(t) Q(t+1) R S
истин-ност. В този
случай ЛЕ1 и ЛЕ2 0 0 0 * 0
изпълняват ролята на 0 1 0 1 0
инвертори. Тази схе-ма е 1 0 1 0 1
синхронен по ниво RS 1 1 1 0 *
тригер. R= S=D
D

7. Синхронни 11.Тригер на
тригери. RS Шмит
При синхронните три- 9. JK Tригер 10. T Тригер Тригерите на Шмит са
гери се различават две JK тригерите имат два Тези тригери имат един несиметрични схеми с
групи входове: информационни входа от информационен вход Т две устойчиви състояние
- информационни – които J е единичния като сигнал Т=0 не води – нула и единица, като
сигналите на които опре- вход, а K е нулиращия. до промяна на вътрешно- преминаването от едното
делят следващото състо- При J = K = 1 извършва то състояние, а сигнал в другото става скоко-
яние на тригера след се превключване в про- Т=1 го превключва в образно при различни
постъпване на тактов тивоположно състояние. противоположно. Това входни нива. Тогава те
сигнал. Таблица на истинност. определя главното при- могат да се разглеждат
- тактови – под действие- ложение на схемата – за като прагови схеми
K J Q(t) Q(t+1)
то на които се определя броене на входни сигна- реагиращи на амплиту-
момента на превключва- 0 0 0 0 ли. дата на входните сиг-
не. Много често в струк- 0 0 1 1 Таблица на истинност. нали.
турата на синхронните
0 1 0 1 Т Q(t) Q(t+1)
тригери се включват
допълнително асинхрон- 0 1 1 1 0 0 0
ни входове използвани 1 0 0 0 0 1 1
за начално установяване Когато входното напре-
на схемата. 1 0 1 0 1 0 1 жение стане по голямо
1 1 0 от прага на задействане
1 1 0 1
1 1 1 0 Преобразуване от RS в T U1 изходния сигнал Q се
променя със скок от 0 в
Преобразуване на Т Q(t) Q(t+1) R S 1. Следващото превклю-
JK в RS
0 0 0 * 0 чване при което триге-
K J Q(t) Q(t+1) R S рът се връща в изходно-
Според действието на 0 1 1 0 * то нулево състояние се
тактовия сигнал се 0 0 0 0 * 0 извършва само когато
1 0 1 0 1
различават: 0 0 1 1 0 * 1 1 0 1 0 входното напрежение
- синхронни тригери по стане по-малко от прага
ниво 0 1 0 1 * 1 R=T.Q(t) S=T. Q U2 . Връзката между вхо-
Преобразуване от D в T дното и изходното на-
0 1 1 1 0 *
прежение се да с преда- ността на изходния сиг- - захранващото напре-
вателната характерис- нал не зависи от продъл- жение Есс се променя в
тика в която разликата жителността на входния. диапазона /4,5-18/ V
между праговете на заде- - допустимият изходен
йстване U1 и U2 определя 3.наи распространените ток на схемата е до
хистерезисна област логически елементи са 200 mA
Ux= U1- U2 ТТL и CMOS - стабилността на изход-
Приложението на този -ТТL съдържа различни ния сигнал по продължи-
тригер е следното: На първата схема на серии- стандартната телност зависи същест-
- като прагова схема за входа на ЛЕ има лог.0 ТТL серия/74или54/, вено от параметрите на
отделяне на сигнали чи- определена чрез подхо- маломощната серия времезадаващата верига.
ято амплитуда превиша- дяща стойност на R1, 74Lили54L, ТТLс диод Други специализирани
ва определено ниво през който тече входния на шотки/74Sили54S/ схеми използвани за съ-
- за формиране на сигна- ток на логическия еле- разликата м/у различ- щата цел са 556 и 2240
ли с правоъгълна форма мент. Определянето на ните разновидности е в
от сигнали със синусои- изходния сигнал tи става техните експлoатаци- 3.Vomin V0max, V1min, V1max са
дална или друга форма. чрез сравнение на дифе- онни характеристики, различни за входа и
Реализацията на тригери ренцирания сигнал на като различно време за изхода на ИС.за ТТL
на Шмит се основава на прага на превключване. превкючване, консуми- схемите допустимия
усилвателна схема об- Диодът ограничава отри- рана мощност,допустимо диапазон на изменение
хваната от положителна цателния отскок на на- натоварване на изходи- на логическата 0 на
обратна връзка което прежението на входа на те,захранващо напреже- входа е от 0Vдо 0,8V а
осигурява стръмни изхо- ЛЕ. Във втората схема ние и др. Значително на логическата еденица-
дни фронтове. на входа на ЛЕ трябва да приложение намират от 2V 5V.A диапазона
се осигури логическа 1 СМОS ИС- например 0,8Vдо 2V e
или чрез подбор на стой- серията 4000 имаща неопределен.
ността на R1 или чрез много разновидности,
съпротивителен делител или серията 74НС,и е
R1-R2. Тук диодът пред- означена ТТL ИС и
пазва от положителен имаща същите изводи
отскок на напрежението. като на ТТLсхеми. 74НС
Продължителносста на Има 10пъти по-високо
формираните сигнали tи бързо деиствие и по
е приблизително 0,7.R1.С големи изходни токовев
Схемите се използват за сравнение с серия 4000. TTL
формиране на сравните- Логически нива.
лно малки по продължи-
телност сигнали.

12. Формировате-
ли на импулси без
обратна връзка 14. ЧМ с спрециа-
При тези формирователи 13. Чакащи 15. Генератори на
лизирани схеми
продължителносста на мултивибратори Широко приложение на- импулси
импулса се определя: Чакащите мултивибра- В практиката често се
мират чакащите мулти-
- от процеса на преза- тори са формирователи с среща необходимостта
вибратори реализирани
реждане на кондензатор обратна връзка. Те са от генериране на пери-
чрез специализирани
- от закъснението на сиг- разновидност на триге- одични правоъгълни им-
таймерни схеми като
нала при преминаване рни схеми при които пулси.Генериращата схе-
555. Основното предназ-
през последователно входния сигнал прев- ма е импулсна схема с
начение на схемата е ге-
свързани логически ключва тригера по еди- две състояния които са
нериране на импулси в
елементи ния вход а изходния временно устойчиви.
широк диапазон на изме-
Формиращите схеми от сигнал задейства време- Времето през което схе-
нение на изходната про-
диференциращ вид са задаваща верига която мата се намира в някое
дължителност достигаща
често използвани. след определено време от тях зависи от зареж-
десетки минути. Включ-
Ако инверторът е реали- подава сигнал на другия дането и разреждането
ването на таймера като
зиран с ЛЕ с повече вхо- вход на тригера и го връ- на кондензатор през ре-
ЧМ е показано на фи-
дове те трябва да се ща в изходно състояние. зистор т.е. времеконста-
гурата.
свържат накъсо поради Най-често използваните нтата на RC верига. По
получаваните отскоци на тригери са RS. рядко се използват тран-
напрежението. При реа- зисторни схеми включе-
лизация с TTL ЛЕ са ха- ни като генератор на ток
рактерни следните осо- или схеми с индуктив-
бедности. ност вместо капацитет.
Основните параметри
характеризиращи рабо-
Така получената схема тата им са:
намира широко прило- - честота на следване на
жение за генериране на Особедностите на работа импулсите
импулси със зададена на схемата са следните: - продължителност на
продължителност и по- - продължителността на импулса
лярност. Характерна генерирания импулс tи е - коефициент на
особедност е че обик- tи=1,1.R.C запълване
новедно продължител-
Генерирането на импул-
си се характеризира и
със своите амплитудни и
времеви параметри.
Широко приложение
намират мултивибрато-
рите от асиметричен тип
при които най често се
използва паралелно
Демултиплексорите са
включване на резистор На схемата е показана
В зависимост от КС които дават възмож-
към ЛЕ или няколко по- двустъпална И-ИЛИ
активното изходно ниво ност сигналите от даден
следователно включени реализация на минимал-
дешифраторите биват: вход /входове/ да бъдат
ЛЕ. С това се осигурява ната форма на функция-
- с прави изходи, такъв е разпределени към жела-
самостоятелно започване та. За нея са необходими
и на фигурата. ни изходи, задавани чрез
на генерациите при 3 чипа ИС. Един за дву-
- с инверсни изходи управляващи входове.
включване на захранва- входовите елементи И,
Шифраторите изпълня- На схемата е представен
щото напрежение. един за тривходовия ЛЕ
ват обратната на деши- демултиплексор с един
И и още един за четири-
фраторите функция – информационен вход Х,
входовата схема ИЛИ.
преобразуват два управляващи входа
единичния /унитарен/ А0 и А1 и четири изхода
код в двоичен. В общия D0-D3.
случай те имат 2n входа и
,,n’’ изхода.

16. Синтез на КС с 17. Дешифратори.

типови елемнти Шифратори.
При практическата реа- Дешифраторите са мно-
лизация на КС се изпол- гоизходни КС при които
зват типови логически на всеки възможен 19. Мултиплек-
елемнти имащи различна входен набор съответ- сори и демулти-
стуктура. Към едностъ- ства единствен изход в плексори 20. Статичен и
палните ЛЕ се отнасят активно състояние, т.е. динамичен анализ
Мултиплексорите са КС
инверторите, схемите И, когато на входа постъпи
имащи две групи входо- Целта на статичния ана-
ИЛИ, И-НЕ, ИЛИ-НЕ с определен набор про-
ве – n управляващи лиз е да се получат из-
брой на входовете най- менливи на съответния
/адресни/ и 2n информа- ходните сигнали на схе-
често 2, 3, 4 или 8. му изход се получава
ционни. Имат един мата за даден входен на-
Няколко такива схеми са сигнал определящ го от
изход. На всеки набор на бор променливи и реали-
обединени в един инте- останалите изходи.
управляващите входове зираните логически фун-
грален модул. Дешифраторът се опре-
съответства един инфор- кции в някои от стандар-
Двустъпални са схемите деля като пълен ако на
мационен вход свързан тните начини на задава-
„ сума по модул 2 ”, всеки набор отговаря
към изхода. На фигурата не. Изходните сигнали се
структури от вида изход – при ,,n” входа
е представен мултиплек- получават като за всеки
2И/2И-2ИЛИ-НЕ, мулти- има 2n изхода.
сор с два управляващи входен набор се опреде-
плексори, програмируе- Пример:
входа и четири инфор- лят последователно от
ми логически матрици и мационни входа. входовете към изходите
др. На тази база могат да на схемата сигналите в
се получат различни ва- контролните и точки. За
рианти на реализация на целта се използват осо-
дадена логическа зависи- бедностите на характер-
мост. Част от тях се ос- ните набори на изпол-
новават на минимално званите ЛЕ.
представяне на тази Най често задачата на
зависимост,а друга на статичния анализ е да се
таблицата й на истин- установи дали синтези-
ност. раната схема реализира
логическите зависимос-
ти, зададени по условие. позволяват да се направи В зависимост от начина на връзки, като това се
Друг случей е да се тър- изводът че синтеза на да- на промяна на вътреш- прави от потребителя.
сят функционалните ден регистър се свежда ните състояния биват: PLD могат да бъдат
зависимости реализира- до разглеждането само -сумиращи – при което еднократно и много-
ни от дадено готово на един разряд от него. всеки входен сигнал кратно програмируеми.
схемно решение – при- За този разряд трябва да увеличава вътрешното Еднократно програ-
мерно при ремонт и под- се определи възбудител- състояние на схемата мируеми са:
дръжка на цифрово ус- ната функция на изпол- -изваждащи – входните RAM-памети само за
тройство. звания тригер и изходна- сигнали намаляват въ- четене програмирани от
При динамичния анализ та функция. При това в трешното състояние. производителя.
се приема че сигналите даден момент може да се -реверсивни – под дей- PROM-памет само за
са с идеални фронтове и изпълнява само една ми- ствието на управляващ четене програмирана от
имат реално закъснение t крооперация извършвана сигнал броячите могат потребителя
в ЛЕ. Целта на анализа е при действието на разре- да бъдат както сумира- PLA-програмируеми
да се установи след кол- шаващия сигнал. щи, така и изваждащи. логически матрици.
ко време и какви проме- Регистрите биват: Броячите с най проста PAL-програмируема
ни настъпват на Паралелни регистри. структура са асинхрон- матрична логика.
изхода /изходите/ на Основното им приложе- ните броячи в които все- Многократно програ-
схемата: ние е съхраняване на n ки следващ тригер е мируеми са:
- при смяна на даден разрядна двоична инфор- свързан с правия или EPROM-програмируеми
входен набот с друг, мация. За целта на всеки инверсния изход на пре- изтриваеми с ултравио-
- при подаване на от n-те тригера са изве- дния и се превключва по летова светлина само за
определена последо- дени информационните негови преход 1-0. четене.
вателност от входни входове на които се по- Синхронни броячи. При SRAM-статична памет за
набори, дават входните сигнали тези схеми всички триге- четене и запис с произ-
- при смяна на кой да е х1-хn. Голямо приложе- ри се превключват по волен достъп.
входен набор с кой да е ние намират регистрите фронт на синхронизиращ
друг. реализирани чрез D сигнал което значително
Динамичния анализ се тригери. намалява времето за
извършва на базата на Преместващи регистри установяване.
времедиаграми отразя- Тези регистри освен за
ващи по горните условия реализиране на редица
и закъсненията в ЛЕ. микрооперации се изпо-
лзват и за преместване
на записаната информа-
ция в ляво или дясно на
определен брой разряди.
Най често един. Те са
синхронни схемми за
реализацията им се из-
ползват предимно D или
JK тригери.

22. ПС от регис-
тров тип. Регистри 24. PLD 25. ЦАП
Регистрите са ПС пред- 23. ПС от броячен
Програмируемите логи- Най голямо приложение
нажначени за съхране- тип чески устрйства са про- в практиката има ЦАП
ние /запомняне/ на n раз- При ПС от броячен тип от вида код-напрежение.
грамируеми от потреби-
рядно двоично число за вътрешните състояния N-разрядното двоично
теля интегрални схеми.
осъществяване на опре- зависят от броя на постъ- число D постъпващо на
Високата степен на ин-
делени препбразувания с пилите на входа сигнали входа на ЦАП може да
теграция, голямата гъв-
него. резултатът от броенето се представи така:
кост и широки функцио-
-състоянието на всеки се фиксира от определен
нални възможности, уле-
разряд Qi зависи от съо- двоичен код. Броя на
снената приложимост ги
тветната входна промен- възможните вътрешни
правят все по предпочи- Операцията цифрово-
лива Хi състояния се определя
тани пред стандартните аналогово преобразуване
-за реализацията на като коефициент или
цифрови схеми. Чрез из- се свежда до преобра-
схемата се използват модул на броене К.
ползването им се пости- зуване на елементарни
еднотипни тригери Основните им харак-
га съкращаване на вре- напрежения.
-под действието на упра- теристики са:
мето за проектиране и
вляващ сигнал Yi се из- -капацитет – броят на
производство на циф-
ползват определени ре- вътрешните състояния К
рови устройства. При
гистрови микроопе- -разрешаваща способ-
PLD под програмиране
рации: Нулиране, запис, ност
се разбира въвеждането
четене, преместване, -минимална продължи-
на информация и логи-
съхранение и др. телност на тактовия сиг- На схемата е представен
чески зависимости чрез
Регистрови микроопе- нал четириразряден ЦАП с
целенасочено отстраня-
рации. Основните регис- -време за регистрация теглови резистори в
ване или установяване
трови микрооперации -апаратни разходи и др. сумираща точка.
 цифров код N с опреде-
27. Многоканални лена точност.
ЦАП и АЦП
Основните блокове из-
ползвани за многока- Обща блокова схема на
нално ЦАП и АЦП са АЦП. АЦП могат да се
комутиращ блок КБ, класифицират на две
преобразуващ блок ПБ и основни групи:
блок за управление БУ. неинтегриращи и инте-
Чрез тях се реализират гриращи.
следните операции: Неинтегриращите биват:
-избор на входен канал Метод на последовател-
-преобразуване на ното броене
входния сигнал в цифров
или аналогов вид
-предаване на
преобразувания сигнал
за понататъчна
преравотка

Метод на поразрядното
кодиране

На фигурата е
представена блокова
схема на многоканален
преобразовател. Метод на отчитането

26. АЦП
Голяма част от под-
лежащите на преобра-
зуване и обработка сиг-
нали в практиката имат
аналогов характер. Те
участват в състава на
информационни, упра-
вляващи и други систе-
ми работещи с цифрова
информация. Тогава се
налага предварително
преогразуване на анало-
говите сигнали в цифро-
ви. В общия случей АЦП
съдържа входен съгласу-
ващ усилвател с програ-
мируемо усилване У ,
схема следене-запомняне
(S/H) за поддържане на
входния аналогов сигнал
без изменение по време
на преобразуването,
АЦП за преобразуване
на входния сигнал в