Professional Documents
Culture Documents
Книжка Коман Б. П.
Книжка Коман Б. П.
ІНФОРМАЦІЙНІ ОСНОВИ
КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
У 1968 році Нойс і його давній колега Гордон Мур заснували корпорацію
Intel (integrated electronics). Через два роки вони створили першу інтегральну
мікросхему оперативної пам'яті (DRAM), доступну комерційно.
Розроблення першого МП– це спроба створити універсальну логічну ВІС,
налаштовану на виконання конкретної функції засобами програмування після її
виготовлення. На таку ІМС спочатку планували лише управляючі функції, однак
потім МП почали використовуватися як елементну базу цифрових вичислю-
вальних машин (ЦВМ) четвертого та наступних поколінь. Впровадження МП
викликало необхідність розроблення спектра універсальних логічних ВІС, що
обслуговують МП: контролери переривань і прямого доступу в пам’ять (ПДП),
шинні формувачі, порти вводу/виводу та ін.
Перший МП був розроблений фірмою Intel та промислово вироблений у
1971 році на основі р- МОП-технології (і4004). В 1972–73 роках тією ж фірмою
були продуковані моделі і4040 та і8008. Ці МП відносять до до т.зв. першого
покоління; вони мали дуже обмежені функціональні можливості і дуже швидко
були витіснені другим поколінням, яке було реалізовано на n- МОН-технології,
що дало змогу підняти тактову частоту приблизно на порядок, щодо МП пер-
шого покоління. Крім того, завдяки впровадженню прогресивних технологій
ІМС виникла змога підвищити ступінь інтеграції транзисторів на кристалі, а от-
же, збільшити складність схеми.
МП другого покоління, найпоширенішим з яких був і8080 (1974 р.),
відрізнялися достатньо розвинутою системою команд, наявністю підсистем пе-
реривання, прямого доступу до пам’яті, значною кількістю допоміжних ВІС, що
забезпечують управління пам’яттю, паралельним і послідовним обміном зі
зовнішніми пристроями, реалізацією векторних переривань. Багато ідей, закла-
дених в архітектуру систем на базі 8-розрядного МП і8080, незмінними викори-
стовують і в сучасних потужних МП.
Постійне намагання збільшити швидкодію ЕВМ спонукало розробників МП
застосувати біполярну інтегральну технологію, насамперед транзисторно-
транзисторну логіку (ТТЛ), результатом чого став випуск процесорів третього
покоління. Звичайно, їхня архітектура суттєво змінилася. Однак ТТЛ у складі ІС
мали на той час на порядок вищу швидкодію (щодо n-МОН) і, отже, більше
споживання потужності. Технологічні можливості не давали змоги використо-
вувати активні способи відведення тепла від кристала, тому використовували
єдиний спосіб збереження працездатності чипа в цих умовах – знижували його
ступінь інтеграції.
Перший з випущених МП третього покоління – і3000 був дворозрядним!
Очевидно, збереження у цьому випадку традиційної архітектури, характерної
для МП другого покоління, не привело б до збільшення продуктивності системи,
незважаючи на те, що тактова частота зростала майже на порядок. Розв’язок цієї
16 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
Рис. 1.2. Технологічна норма і довжина затвора для технологій різних поколінь
20 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
п’ютера загрозливо зростає Наприклад, якщо перший процесор Intel 486 давав
потік тепла 5–8 Вт/см2, то Intel Pentium 4–30 Вт/см2.
∑ p ( x ) = 1.
i =1
i
Наочним прикладом для цього випадку є задача про ентропію системи двох
альтернативних подій з ймовірностями p1 і p2. Ентропія у цьому випадку рівна:
H ( x) = − p1 ⋅ log 2 p1 − p2 ⋅ log 2 p2 =
⎧1; p1 = p2 = 1
⎪ 2
= − p1 ⋅ log 2 p1 − [1 − p1 ] log 2 [1 − p1 ] = ⎨ p1 = 0, p2 = 1 (1.7)
⎪0;
⎩ або p1 = 1, p2 = 0
а б в г
Рис. 1.7. Математичне представлення сигналів
а б
Рис. 1.12. Логічні угоди:
+ -
а – позитивна Х ; б– негативна Х
а б
Рис. 1.13. Імпульсне кодування:
а – першого роду; б – другого роду
34 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
адаптерів ЗП; вироблення управляючих сигналів для всіх інших вузлів і блоків
ПК; перехід до чергової команди.
Системна шина. Системна шина – основна інтерфейсна система
комп’ютера, що забезпечує спряження та зв’язок усіх його пристроїв між собою.
Системна шина включає: 1) кодову шину даних (КШД), що містить провідники і
схеми для паралельного передавання всіх розрядів коду адреси комірки основної
пам’яті або порту введення-виведення зовнішнього пристрою; 2) кодову шину
адреси (КША), що містить провідники і схеми спряження для паралельного пе-
редавання всіх розрядів коду адреси комірки основної пам’яті або порту введен-
ня-виведення зовнішнього пристрою; 3) кодову шину інструкцій (КШІ), що
містить провідники і схеми спряження для передавання інструкцій (управляю-
чих сигналів, імпульсів) у всі блоки машини; 4) шину живлення, що містить
провідники і схеми спряження для під’єднання блоків ПК до системи енерго-
живлення.
Системна шина забезпечує три напрямки передавання інформації: між МП і
основною пам’яттю; між МП і портами введення-виведення зовнішніх
пристроїв; між основною пам’яттю і портами введення-виведення зовнішніх
пристроїв (у режимі прямого доступу до пам’яті).
Усі блоки, а точніше, їхні порти введення-виведення, через певні уніфіковані
роз’єми під’єднуються до шини однаково: безпосередньо або через контролери
(адаптери). Управління системною шиною здійснюється МП або безпосередньо,
або, що найчастіше, через додаткову мікросхему контролера шини, що формує
основні сигнали управління.Обмін інформацією між зовнішніми пристроями і
системною шиною виконується з використанням ASC II-кодів.
Основна пам’ять. Основна пам'ять (ОП) призначена для збереження та
оперативного обміну інформацією з іншими блоками машини. Вона містить два
типи запам’ятовуючих пристроїв: постійний запам’ятовуючий пристрій (ПЗП) і
оперативний запам’ятовуючий пристрій (ОЗП). ПЗП (ROM – Read Only
Memory) призначений для збереження незмінної програмної і довідникової
інформації; дає змогу оперативно лише зчитувати інформацію, що зберігається в
ньому; ОЗП (RAM– Random Access Memory) призначений для оперативного за-
пису і зчитування інформації (програм і даних), що безпосередньо бере участь в
інформаційно-вичислювальному процесі, який виконується ПК у плинний
період часу. Головною перевагою ОП є її висока швидкодія і можливість звер-
тання до кожної комірки пам’яті окремо (прямий адресний доступ до
комірки).Недоліком цього виду пам’яті є її енергозалежність, тобто зникнення
оброблюваної інформації після вимкнення електроживлення.
Крім основної пам’яті на системній платі ПК є також енергонезалежна
пам’ять CMOS RAM (Complementary Metal-Oxide semiconductor RAM), що
Р о з д і л 1 . Інформаційні основи комп’ютерної електроніки 37
а б
Рис. 1.16. Загальний вигляд типового системного блоку: зовнішній вигляд (а)
та зі знятою боковою кришкою (б)
Системний блок – металічний каркас (корпус) (1), який є основою для мон-
тажу внутрішніх елементів та вузлів комп’ютера та містить системну плату (12);
блок живлення (2); адаптери; один (іноді більше) накопичувач на жорсткому
магнітному диску (НЖМД) (11); динамік; дисковод для компакт-дисків або інші
накопичувачі (9, 10); модулі оперативної пам’яті (5); органи керування, а також
захищає їх від зовнішнього впливу та механічних пошкоджень, підтримує
необхідний температурний режим у середині системного блоку за допомогою
корпусного вентилятора (4) всередині корпусу, що зазвичай видаляє тепле
повітря з корпусу комп’ютера, зумовлюючи притік холодного повітря ззовні,
екранує створені внутрішніми компонентами електромагнітні випромінювання
та є основою для дальшого розширення системи. Відеокарта (відеоадаптер,
відеоплата) (6) обробляє та виводить графічну інформацію на монітор. Вона
містить свій спеціалізований графічний процесор, який обробляє 2D/3D
графічну інформацію, що дає змогу знизити навантаження на центральний про-
цесор. Модем (7) – пристрій зв’язку для перетворення сигналу за допомогою
процесів модуляції та протилежному йому процесу демодуляції, що дає змогу
комп'ютеру передавати дані по телефонній лінії; він є пристроєм узгодження у
телекомунікаційних системах, системах автоматичного керування тощо. Моде-
Р о з д і л 1 . Інформаційні основи комп’ютерної електроніки 41
⎧ N , якщо N ≥ 0
[ N ]пр = ⎨ .
⎩1 − N , якщо N ≤ 0
У разі складання обидвох доданків, які мають однаковий знак операцію до-
давання виконують звичайним методом. Якщо ж доданки мають різні знаки, то
спочатку необхідно виявити більше за абсолютною величиною число, виконати
з нього віднімання меншого за абсолютною величиною і різниці присвоїти знак
більшого числа.
Виконання операцій множення і ділення у прямому коді виконують звичай-
ним чином, але знак результату визначають за збігом або незбігом знаків чисел,
які беруть участь в операції.
Операцію віднімання у цьому коді не можна замінити операцією додавання з
від’ємним числом, тому виникають складності, пов’язані з позикою значень зі
старших розрядів зменшуваного числа. У зв’язку з цим прямий код в комп’ютері
майже не використовують.
2. Обернений код числа N – [ N]об.
Позначення a означає величину, зворотну а (інверсію а), тобто якщо а=1, то
a = 0, і навпаки:
якщо N>0, то [ N]об =[ N]пр =0, а1, а2, а3…аn ;
якщо N<0, то [ N]об =[ N]пр =1, a1 , a2 , a3 , … an ;
якщо N=0, то має місце неоднозначність, [0]об =0,00…0 або 1,11…1.
Для того, щоб отримати обернений код від’ємного числа, необхідно всі циф-
ри цього числа інвертувати, тобто у знаковому розряді поставити 1, у всіх зна-
чущих розрядах нулі замінити одиницями, а одиниці нулями. Наприклад, число
N=0,1011, [N]об =10 –1·10-n + N, тобто [N]об =1.1111+ N.
Узагальнюючи результати, отримаємо:
⎧ N , якщо N ≥ 0
[ N ]об = ⎨10 − 1 ⋅10− т + N , якщо N ≤ 0 .
⎩
3. Додатковий код числа N– [ N]дод.:
якщо N 0, то [ N ]дод =[ N ]пр = 0, а1, а2, а3…аn ;
якщо N<0, то [ N ]дод =[ N ]пр = 1, a1 , a2 , a3 , … an + 0,000…1.
Для того, щоб отримати додатковий код від’ємного числа, необхідно всі йо-
го цифри інвертувати (у знаковому розряді поставити одиницю; у всіх значущих
розрядах нулі замінити одиницями, а одиниці – нулями) і потім до молодшого
Р о з д і л 1 . Інформаційні основи комп’ютерної електроніки 51
⎧ N , якщо N ≥ 0
[ N ]дод = ⎨ .
⎩10 + N , якщо N ≤ 0
Особливості виконання операцій над числами з плаваючою комою (крапкою).
При додаванні (відніманні) чисел з однаковими порядками їх мантиси додають
(віднімають) і результату присвоюють порядок, спільний для вихідних чисел.
Якщо порядки вихідних чисел різні, то спочатку їх вирівнюють (число з меншим
порядком приводиться до числа з більшим порядком), потім виконують
операцію додавання (віднімання) порядків. Якщо при виконанні операції скла-
дання мантис виникає переповнення, то сума мантис зсувається вправо на один
розряд, а порядок суми збільшується на одиницю.
У разі множення чисел з плаваючою комою їхні мантиси перемножують, а
порядки додають.
При діленні чисел з плаваючою комою мантису діленого ділять на мантису
дільника, а для отримання порядку частки з порядку діленого віднімають поря-
док дільника, при чому якщо мантиса діленого більша від мантиси дільника, то
мантиса частки виявиться більше одиниці (переповнення) і її зсувають на один
розряд вправо, водночас, збільшивши на одиницю порядок частки.
Виконання арифметичних операцій над числами, поданими у додаткових ко-
дах. При виконанні арифметичних операцій у комп’ютері зазвичай застосовують
не прості, а модифіковані коди. Модифікований код відрізняється від простого
використанням для зображення знака числа двох розрядів. Другий знаковий
розряд служить для автоматичного виявлення ситуації переповнення розрядної
сітки: у разі браку переповнення обидва знакові розряди мають мати однакові
цифри (нулі або одиниці), а при переповненні розрядної сітки цифри в них бу-
дуть різні. При переповненні результат зсувається вправо на один розряд.
Додають за звичайними правилами додавання двійкових чисел: одиницю
перенесення, що виникає зі старшого знакового розряду, просто відкидають.
Приклади додавання (кома умовно відокремлює знаковий розряд від самого
числа): 1) X = -1101, Y = 1001. Результат додавання: 11,0011 +00,1001 =11,1100
(або –0100); 2) X =–1101, Y = 1001. Результат : 00,1101 +00,1001 = 01,0110 (пе-
реповнення, після зсуву вправо отримаємо 01, 10110 або +10110); 3) X = 1101,
Y = –1001. Результат додавання 00,1101+11, 0111 =100,0100 (або 00,0100);
4) X = – 1101, Y = –1001. Результат додавання 11,0011+11,0111=10,1010 (пере-
повнення, після зсуву вправо отримаємо 11,01010 або –10110).
52 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
ЦФ ЦФ ЦФ … ЦФ Знак
{Байт}
Рис. 1.19. Структура поля упакованого формату
(ЦФ – цифра, знак–знак числа)
X1 X2 X3 F
0 0 0 0
X1 X2 F 0 0 1 0
X F=X 0 0 0 0 1 0 0
1 0 0 1 1 0 1 1 0
0 1 1 0 1 1 0 0 0
1 1 1 1 0 1 0
1 1 0 0
1 1 1 1
а б в
Рис.1.21. Схеми реалізації логічних функцій НЕ (а), АБО (б) та І (в)
56 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
X ∨ X = 1; XX = 0; X = X ; 1 = 0; 0 = 1;
Х ∨ 0= Х; Х ∨ 1=1; Х·1 = Х; Х·0=0;
9) тотожності: X 1 ∨ X 1 X 2 = X 1 ∨ X 2 ; X 1 ( X 1 ∨ X 2 ) = X 1 X 2 .
Виконання всіх цих законів, властивостей тотожностей перевіряють
відставляючи в логічний вираз змінні нуля та одиниці.
Запропоновані такі нові булеві функції:
виключення (заборона) – двомісна булева операція, результатом якої є значення
одиниця тоді і тільки тоді, коли значення одного операнда дорівнює одиниці, а
іншого – нулю:
F2 = X1 X 2 , або F2 = X 1 Х2.
Р о з д і л 1 . Інформаційні основи комп’ютерної електроніки 57
F8 = X 1 ↓ X 2 = X 1 ∨ X 2 .
1 2 3 4
Х1 0 0 1 1
Х2 0 1 0 1
F1 = X 1 ∧ X 2
2 F1(Х1, Х2) 0 0 0 1 Кон’юнкція, логічне множення
Заперечення диз’юнкції
9 F8(Х1, Х2) 1 0 0 0 F8 = X 1 ↓ X 2
стрілка Пірса
F11 = X 1 ← X 2
12 F11(Х1, Х2) 1 0 1 1 Імплікація від Х2 до Х1
F11 = X 1 → X 2
14 F13(Х1, Х2) 1 1 0 1 Імплікація від Х1 до Х2
Задавання логічних функцій. Для опису функцій алгебри логіки можуть бу-
ти використані різні способи. Основними з них є: опис у словесній формі, у
вигляді таблиць істинності, алгебраїчних виразів, послідовності десяткових чи-
сел, часовими діаграмами, геометричними фігурами та графами.
Словесний опис функцій алгебри логіки. Такий спосіб найбільш часто за-
стосовують для первинного, початкового опису поведінки логічного пристрою.
Приклад: логічна функція трьох змінних рівна одиниці, якщо хоча б дві вхідні
змінні рівні одиниці.
Опис функцій алгебри логіки у вигляді таблиць істинності. Таблицю, яка
містить всі можливі комбінації вхідних змінних Хn-1, …Х1, Х0 і значення вихідних
змінних Fі, називають таблицею істинності або комбінаційною таблицею. Уза-
гальнено таблиця істинності містить 2n рядки.
Таблиця 1.5
Позначення головних логічних елементів
Умовне графічне
Назва операції Назва елемента ANSI
позначення
1 2 3 4
Заперечення НЕ
Диз’юнкція АБО
Кон’юнкція І
Заперечення
АБО-НЕ
диз’юнкції
Заперечення
І-НЕ
кон’юнкції
Заперечення
Виключальне АБО
еквівалентності
60 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
Eквівалентність Еквівалентність
Заборона НЕ –––
Функція F(X2, X1, X0) в ДКНФ набуває значення нуля за чотирьох наборів
аргументів, вона буде складатися з логічного поєднання чотирьох макстермів:
F(X2, X1, X0) = (Х2+ Х1 + Х0) (Х2 + X 1 + X 0 ) ( X 2 + Х1 + X 0 ) ( X 2 + X 1 + Х0).
62 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
Таблиця 1.6
Таблиця істинності функції F(X2, X1, X0)
Рис. 1.23. Приклад задавання булевої Рис. 1.24. Приклад задавання логічної
функції за допомогою часової діаграми функції за допомогою графа
а б
Рис. 2.1. Схема простого однопівперіодного випростувача (а);
ВАХ діода і резистора навантаження (б)
Струм у колі наявний лише в додатні півперіоди змінної напруги, при чому
до діода прикладена незначна за величиною пряма напруга Uд. У від’ємні
півперіоди струму у колі практично немає і вся напруга генератора підводиться
до діода. Отримана напруга на опорі навантаження пульсуюча. Для усунення цих
пульсацій зазвичай, паралельно до опору навантаження, під’єднують конденса-
тор великої ємності.
У діодах, які працюють на високій частоті, зі зміною полярності напруги ви-
никають імпульси зворотного струму (див.: рис. 2.3, а). Причиною цього явища
є процес розсмоктування накопиченого в базі заряду.
а б в
Рис. 2.3. Процеси в діодах в області високих частот
Розділ 2. Основи електроніки. Головні функціональні елементи... 69
Напруга на вході схеми у момент часу t=0 стрибком набуває додатного зна-
чення Um. Через інерційність дифузійного процесу струм у діоді проявляється не
миттєво, а наростає протягом часу tнар. Водночас з наростанням струму в діоді
знижується напруга на діоді, яка після tнар стає рівною Uпр. У момент часу t1 у
колі встановлюється стаціонарний режим за якого струм діода I H ≈ U m / RH .
Така ситуація зберігається аж до часу t2, коли полярність напруги живлення
змінюється на протилежну. Заряди, накопичені на межі p-n-переходу, деякий час
підтримують діод у відкритому стані, але напрямок струму змінюється на про-
тилежний. По суті, відбувається розсмоктування зарядів на межі переходу. Після
завершення tроз розпочинається процес вимкнення діода, тобто процес
відновлення його запірних властивостей.
Процес відновлення опірних властивостей діода продовжується до часу t4,
після чого діод виявляється закритим. До цього часу струм у діоді стає рівним
нулю, а напруга досягає значення – Um.
Детальний розгляд процесів увімкнення і вимкнення випрямляючого діода
засвідчує, що він не є ідеальним вентилем і в певних умовах володіє про-
відністю у зворотному напрямку.
Аналізуючи графіки, бачимо, що потужність втрат у діоді різко зростає при
його ввімкненні і передусім при вимкненні. Отже, втрати в діоді зростають з
підвищенням частоти випрямленої напруги. При роботі діода на низькій частоті
і гармонічній формі напруги живлення імпульсу струму великої амплітуди немає
і втрати в діоді різко знижуються.
2.1.2. Стабілітрони
Стабілітрони – це напівпровідникові діоди, зворотна гілка яких володіє
ділянкою зі слабкою залежністю напруги від струму, призначені вони для
стабілізації напруги. Таку особливість забезпечують механізми лавинного або
тунельного пробою діодів. Для виготовлення стабілітронів використовують
кремній, оскільки зворотний струм кремнієвих діодів, порівняно з германієвими,
менше залежить від температури. Ймовірність теплового пробою в таких прила-
дах менша і напруга на ділянці пробою майже не змінюється за доволі великої
зміни струму. До початку пробою стабілітрони мають дуже великий статичний
опір (~1 МОм), після пробою – дуже малий диференціальний опір (Rд=1÷50 Oм).
Головними параметрами стабілітрона є: 1) напруга стабілізації Uст – значен-
ня напруги на стабілітроні при заданому струмі стабілізації; вважають з достат-
ньою точністю, що Ucт≈Uпроб (в реальних стабілітронах Ucт=3–200 В); 2) міні-
мальний струм стабілізації Iст min – визначає мінімальний стан пробою; 3) макси-
мальний струм стабілізації Іст max – обмежує максимально допустиму потужність
Іст max=Pmax/Ucт; 4) диференціальний опір (у робочій точці): Rд= ∂U ; 5) статич-
∂I
Розділ 2. Основи електроніки. Головні функціональні елементи... 71
⎛ ΔU cт ΔU ст ⎞
ΔU дж = ΔU cт + R0 ⎜⎜ + ⎟⎟ .
⎝ Rн Rд ⎠
Звідки:
ΔU ст = ΔU дж (1 + R0 Rдж + R0 Rд ) .
Отже, бачимо, що R0/Rд >> 1, ∆Uст << ∆Uдж., тобто зміна напруги на
стабілітроні (на виході) значно менша, ніж зміна напруги на вході.
Зі зміною струму навантаження Ін, що рівносильне зміні опору Rн, струм че-
рез стабілітрон встановлюється таким, що повний струм І0 і напруга на стабі-
літроні Uст. залишаються практично постійними.
Для розрахунку струмів і напруг конкретного кола стабілізації необхідно по-
будувати ВАХ стабілітрона (пряма 1), ВАХ опору навантаження (пряма 2) і
ВАХ обмежувального (баластного) резистора (пряма 3), що видно з рисунка 2.8.
Розділ 2. Основи електроніки. Головні функціональні елементи... 73
ε дж.max -U ст
I ст.max ≥ − I дж. min
R0
у метал. Їхня енергія на eφδ більша, ніж енергія електронів у металі. Електрони з
напівпровідника швидко (~ 10-12 с) втрачають на співударах свою надлишкову
енергію і не можуть повернутися в напівпровідник. У ДШ не нагромаджується
заряд неосновних носіїв (що головно й знижує швидкодію), тому їх застосову-
ють у швидкодіючих імпульсних та високочастотних діодах. Типовий час
відновлення зворотної напруги опору ДШ на основі Au – Si ~ 10 пс та менше.
Зворотні струми ДШ на три–чотири порядки більші від аналогічних струмів
у діодах з p – n переходом, а прямі напруги для ДШ значно нижчі
(див.:рис. 2.9).Тому використання ДШ супроводжується невеликим
тепловиділенням, а, отже, малим енергоспоживанням.
а б
Рис. 2.9. Прямі ВАХ напівпровідникових діодів в області великих (а) і малих (б) струмів:
1 – діод Шоткі; 2 – діод на основі p - n переходу
2.1.4. Фотодіоди
Фізичні процеси при освітленні p–n переходу є основою для реалізації двох
режимів роботи (за двома схемами увімкнення) ФД: вентильного (режим гене-
рування фото-е.р.с.) та фотодіодного (режим фотоструму). На рисунку 2.10
подані схеми таких увімкнень.
Розділ 2. Основи електроніки. Головні функціональні елементи... 75
а б
Рис. 2.10. Фотодіод у фотовентильному (а) та фотодіодному (б) режимах
(
При заданому положенні x < l )
2
променя світла на контакті 1 встановить-
ся “– U12”, а на контакті 2 “+”. За переміщення променя в точку між резистора-
ми R2 – R3 складове I2R2 набуває від’ємного значення і напруга U12 зменшиться.
У випадку переміщення променя в центр пластини кількість від’ємних і додат-
них членів у цьому виразі стає однаковою і в результаті – U12 = 0. При подаль-
шому зміщенні променя в бік контакту 2 знак напруги U12 змінюється на проти-
лежний.
Напруга U12 завжди менша фото-е.р.с. діода за рахунок рекомбінаційних та
інших втрат.
Основними проблемами при розробленні координатно-чутливих фотодіодів
є підвищення величини фото-е.р.с. та отримання структур з лінійними характе-
ристиками “напруга–координати”.Конструктивно-технологічно підвищити
чутливість можна, використовуючи гетеропереходи. Внаслідок відмінної висоти
потенціальних бар’єрів для електронів і дірок у них відбувається більш повне
розділення генерованих світлом носіїв заряду, тому струм крізь запірний шар
більший, а, отже, зростає поздовжня фотонапруга U12.
Запропоновані сьогодні схемотехнічні способи зведені до використання
зовнішніх резистивних подільників і додаткових джерел живлення. Подання
додаткової напруги, наприклад, між електродами 1 і 3, зміщує вихідну характе-
ристику в довільний бік від центру симетрії структури, залежно від напруги, а
також змінює чутливість елемента і може бути використана для модуляції
вихідного сигналу. Однак використання додаткових елементів та джерел жив-
лення суттєво ускладнює пристрій, що є проблемою при конструюванні авто-
номних систем перетворення фізичних величин.
n p1 = n pe0 ⋅ exp ⎛⎜ e ⎞⎟ ,
qU
⎝ kT ⎠
Lp, то майже всі вони дійдуть до колектора і полем запірного шару будуть
перекинуті в область колектора. Дірки, інжектовані в базу, утворюють там до-
датний просторовий заряд, який можна нейтралізувати лише завдяки притоку
електронів через базовий контакт. Причиною такого обмеження є те, що з боку
емітера і колектора обмін електронами практично не відбувається. Ця нейтра-
лізація аналогічно, як у p-n-переході, здійснюється з максвелівським часом
релаксації. Як наслідок, у базі утворюється градієнт концентрації дірок і
електронів, які зміщуються у бік колектора. На цьому шляху деяке число дірок
рекомбінує з електронами і тому до колектора доходить лише їхня частина. Ці
носії безперешкодно екстрагуються колекторним переходом і потрапляють в
область колектора, де вони стають основними носіями. Електрони, які залиши-
лися в базі, для відновлення електричної нейтральності можуть вийти лише че-
рез базовий контакт.
Електронний струм, пов’язаний з перенесенням дірок, рівний різниці між
потоками електронів, що зайшли в базу, і тих, що вийшли з неї для відновлення
електричної нейтральності. Отож, електронний струм бази рівний різниці між
дірковими складовими струму емітера Ipe і струму колектора Ipк: I pб = I pe − I pk .
За своєю фізичною сутністю, струм бази пов’язаний з перенесенням дірок і
зумовлений рекомбінуванням. Повний електронний струм бази рівний:
I б = I nб + I pб . Повний струм колектора рівний: I k = I pk + I nk . Очевидно, що сума
струмів бази і колектора, що витікають з колектора, має бути рівною струму, що
витікає з емітера.
За наявності у вихідному полі резистора навантаження RН, спад напруги на
ньому спричинить пряме зміщення колектора. В цьому випадку, поряд з
екстракцією інжектованих емітером дірок, відбуватиметься інжекція дірок влас-
не колектором. Унаслідок цього колекторний струм стане суттєво меншим, ніж
емітерний. При достатньо великому зворотному зміщенні потенціальний бар’єр
колекторного переходу зростає і за умови (Uк–IкRН)>0 інжекції електронів з ко-
лектора буде не буде взагалі. Разом з тим отримується підсилення потужності,
оскільки струми Ie та Iк приблизно однакові, а опір резистора навантаження
перевищує опір емітерного переходу.
Якщо струм колектора зростає при незмінній напрузі живлення, то фізично
це означає, що опір колекторного переходу знижується і стає того ж порядку, що
й опір емітерного переходу. Отже, в результаті інжекції носіїв з боку від-
бувається перетворення опору колектора (transfer resistor). Опір колекторного
переходу понижується пропорційно до зростання струму інжекції. В результаті
струм може зростати на чотири–п’ять порядків, а опір колектора на стільки ж
знизиться. Оскільки опір колектора стає значно меншим від опору навантажен-
ня, спадом напруги на ньому можна знехтувати і вважати, що вся напруга спадає
Розділ 2. Основи електроніки. Головні функціональні елементи... 81
Ik
αN = . (2.2)
Ie U кб
I pe I pe
γ= = .
Ie U кб
I ne + I pe
U кб
I ne
Тому для зменшення відношення . необхідно знижувати концентрацію
I pe
електронів nn0 у базі та зменшувати товщину бази Wб. Концентрацію дірок p p0 в
емітері та їхню дифузійну довжину Lp з цією метою можна збільшувати. Отож,
nn Wб
вираз для коефіцієнта інжекції можна описати як: γ = 1 − 0 . Враховуючи, що
p p0 Lp
N D ⋅ Wб
p p0 ≈ N A і nn0 ≈ N D , отримаємо: γ = 1 − .
N A ⋅ Lp
З останнього співвідношення бачимо, що коефіцієнт інжекції тим ближчий
до одиниці, чим більша різниця концентрацій домішок в емітерному і базовому
шарах і чим менша ширина бази. Тому емітерний шар транзисторів легують
максимально (до виродження), а базу намагаються виготовити з мінімальною
шириною. Значення коефіцієнта інжекції можуть сягати 0,999.
Принциповою умовою для роботи транзистора є великий коефіцієнт інжекції
дірок через емітерний перехід, тобто:
I pe I pe
γp = = → 1,
Ie I pe + I ne
Цей струм безперешкодно витікає через антизапірний контакт бази. Для не-
основних носіїв емітерний перехід є інжектуючим, а колекторний –
антизапірним. Отож дірки, на відміну від електронів, можуть безперешкодно
переміщуватися вздовж бази. При γ p ≈ 1 дірковий струм емітера Іре практично
рівний повному струму емітера: I pe = γ p I e ≈ I e .
Коефіцієнт перенесення β* засвідчує, яка частина інжектованих у базу
I pk
дірок доходить до колектора: γ = .
I pe
U кб
Втрати інжектованих у базу електронів ΔIрe тим менші, чим вужча база та
більша дифузійна довжина дірок Lр, тому коефіцієнт перенесення визначають:
1 ⎛ Wб
⎞
β ∗ ≈ 1 − ΔI pe = 1 − ⎜⎟⎟ . Зі збільшенням дифузійної довжини Lр
⎜
2 ⎝ Lp
⎠
інжектованих у базу дірок знижуються частотні властивості транзисторів, отож,
коефіцієнт перенесення підвищують головно за рахунок зменшення товщини
бази Wб.
З рисунка 2.13 нескладно побачити, що зв’язок між емітерним, колекторним
і базовим струмами визначають за виразом: I e = I k + I б . За допомогою виразу для
α N можна записати струм колектора: I k = α N ⋅ I e .
а б в
Рис. 2.14. Схеми під’єднання транзисторів:
а – зі спільною базою; б – зі спільним емітером; в – зі спільним колектором
Таблиця 2.1
Номер за Схема
Параметр
порядком СЕ СБ СК
1 Коефіцієнт підсилення
103–104 100–1000 10–100
за потужністю
2 Коефіцієнт передачі напруги 10–1000 10–1000 <1
3 Коефіцієнт передачі струму 10–100 <1 10–100
4 Вхідний опір, Ом >100 10–100 >104
5 Вихідний опір, Ом >10 >100 10–100
α Ik
Ik = Iб − 0
(e ΛU − 1).
k
(2.3)
(1 − α ) (1 − α )
−1
τ ⎛L ⎞ ⎡ 1⎛W ⎞ 2 ⎤2
транзистора зі СЕ.
Коефіцієнт підсилення за напругою та потужності транзистора у схемі СЕ:
KUCE = β 2 (Rk
*
/ Rвих ) може бути значним, оскільки тут наявне підсилення як за
Rвх*
струмом, так і за напругою.
Отож, у більшості підсилюваних каскадів використовують транзистор зі
СЕ.Таке під’єднання транзистора є оптимальним також з точки зору узгодження
опорів: вхідний опір транзистора зі СЕ Rвх' більший від вхідного опору Rвх СБ у
(1 + β ) разів.
Транзистор зі СК має коефіцієнт підсилення за напругою не надто менший
одиниці, оскільки різниця потенціалів між базою й емітером практично не за-
лежить від струму бази. Підсилення за струмом значне і становить:
ΔJ k
KUCE = = ( β + 1) >> 1
ΔJ e Rвх*
.
Потенціал емітера в транзисторі зі СК практично повторює потенціал бази.
Отож, схему, побудовану на основі транзистора зі СК, називають емітерним по-
вторювачем.
I 1 = I e0 [ exp(ΛU e ) − 1] ; (2.4, а)
I 2 = I к [ exp(ΛU к ) − 1] , (2.4, б)
I e = I1 − α1I 2 ; (2.5, а)
I к = α I1 − I 2 . (2.5, б)
2) при Uк-б>>0
I e = I e0 [ exp( −ΛU eб ) − 1] + α1I к ;
3) при Uк+б<<0
I e = I e0 [ exp(−ΛU eб ) − 1] − α1I к ⋅ (−ΛU кб ).
88 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
I к = αI e + I к0 . (2.8, б)
I вих = f ( I вх ) U .
вих
I к = α N I e − I к0 ( e ΛU к −1 ) (2.9)
kT ⎡ I e ⎤
Ue = ln ⎢ ' + 1 + α N ( e ΛU к − 1) ⎥ . (2.10)
q ⎣ I e0 ⎦
На рисунку 2.16 зображена сім’я вихідних характеристик СБ, побудованих
на основі моделі Еберса-Мола. Розглянемо три режими роботи транзистора:
нормальний активний (І), насичення (ІІ) і лавинного пробою (ІІІ). Активний ре-
жим використовують у схемах підсилення, режим подвійної інжекції – в
імпульсних ключових схемах, режим лавинного пробою – у схемах на лавинних
транзисторах.Лавинні транзистори не так широко використовують, як два
попередні, через недостатню стабільність характеристик.
⎛ ⎛ kT ⎞ ⎞
Для активного режиму ⎜ U к > 3 ⎜ ⎟ ⎟ формули (2.9) і (2.10) спрощують:
⎝ ⎝ q ⎠⎠
Iк = α N Ie , (2.11)
kT ⎛ I e ⎞
та U e = ln ⎜ ⎟ . (2.12)
q ⎜⎝ I e' 0 ⎟⎠
а б
Рис. 2.18. Сім’ї вихідних (а) та вхідних (б) характеристик схеми СЕ
(І, ІІ, ІІІ – області режимів: нормального активного,
насичення і пробою колекторного переходу)
лінія навантаження проходить через цю ж точку А’, проте перетинає вихідні ха-
рактеристики, що відповідають максимуму і мінімуму струму бази, у точках В’’
і С’’. Площа заштрихованих трикутників, яка визначає вихідну потужність
змінного струму зменшується.
З аналізу очевидно, що підсилення електричних сигналів відбувається через
перетворення потужності джерела постійного струму P0 = Едж ⋅ I к0 у потужність
змінного струму Pвих = U кe.т ⋅ I k .т / 2 , що виділяється в навантаженні.
За допомогою описаних графічних побудов можна розрахувати основні па-
U
раметри підсилювального каскаду, зокрема: 1) KU = вих.т – коефіцієнт
U вх.т
I вих.т
підсилення за напругою; 2) K I = – коефіцієнт підсилення за струмом;
I вх.т
1
U ⋅І
Pвих 2 вих.т вих.т
3) K P = = – коефіцієнт підсилення за потужністю;
Pвх 1
U вх.т ⋅ І вх.т
2
U U Р
4) Rвх = вх.т – вхідний опір; 5) Rвих = вих. х. х. – вихідний опір; 6) η = вих –
І вх.т І вих.к . з. Р0
коефіцієнт корисної дії, де Р0 = Едж ⋅ І к0 – потужність, споживана від джерела
живлення.
Отже, фіксування положення вихідної робочої точки транзистора за
постійним струмом здійснюється зовнішніми колами зміщення. Такі кола мо-
жуть мати різну конфігурацію, яка залежить від декількох факторів: типу транзи-
стора, схеми під’єднання, необхідності забезпечення стійкості до температурних
впливів і незалежності від параметрів конкретного транзистора.
Для прикладу, у схемі СЕ розповсюджені два способи забезпечення заданого
положення робочої точки за постійним струмом: схема з фіксованим струмом та
схема емітерно-базової стабілізації. Зокрема, у першій схемі стабільність усіх
показників каскаду за постійним струмом основана на підтриманні стійкого зна-
чення струму бази транзистора. Це досягають створенням безальтернативного
кола протікання струму через резистор бази Rб та емітерний перехід.
Стабільність струму бази у такій схемі веде до стабільності струму колектора,
оскільки І к0 = β ⋅ І б0 , де β – статичний коефіцієнт передавання струму бази схе-
ми СЕ.
У схемі емітерно-базової стабілізації стан вихідної робочої точки каскаду
стабілізується шляхом підтримання незмінного значення напруги на переході
емітер–база транзистора. Цього досягають застосуванням поділювача напруг на
двох резисторах, під’єднаного до бази транзистора. Струм через нього значно
Розділ 2. Основи електроніки. Головні функціональні елементи... 97
∂I 2 ∂I
dI 2 = dI1 + 2 dU 2 . (2.13, б)
∂I1 ∂U 2
dU1
Отримуємо зміст h-параметрів: h11 = – вхідний опір транзистора;
dI1 dU 2 = 0
dU1 dI 2
h12 = – коефіцієнт зворотного зв’язку за напругою; h21 = – ди-
dU 2 dI1 = 0
dI1 dU 2 = 0
dI 2
ференціальний коефіцієнт передавання струму; h22 = – вихідна провід-
dU 2 dI1 = 0
ність транзистора.
На практиці числові значення параметрів визначають за статичними харак-
теристиках транзистора, замінюючи безмежно малі прирости струмів і напруг
скінченними приростами. Параметри залежать від схеми під’єднання транзисто-
ра (третій індекс “е”, “б”, “к”) для схем зі СЕ, СБ або СК.
Приклад схеми зі СЕ. Параметри h11e, h12е визначають за вхідними характери-
стиками транзистора
Система y-параметрів. У системі у-параметрів незалежними змінними
вважають U1 і U2, а залежними змінними є І1 та І2. У такому випадку повні
диференціали функцій рівні:
∂I1 ∂I
dI1 = dU1 + 1 dU 2 ; (2.15, а)
∂U1 ∂U 2
∂I 2 ∂I
dI 2 = dU1 + 2 dU 2 . (2.15, б)
∂U1 ∂U 2
Або:
dI1 = y11dU1 + y12 dU 2 ; (2.16, а)
dI1 dI1
Звідси зміст у-параметрів: y11 = – вхідна провідність; y12 =
dU1 dU 2 = 0
dU 2 dU1 = 0
dI 2
– провідність зворотного передавання; y21 = – провідність у прямому
dU1 dU 2 = 0
dI 2
передаванніі; y22 = – вихідна провідність.
dU 2 dU1 = 0
h21 ⎛h h ⎞
dI 2 = dU1 + ⎜ 12 21 − h22 ⎟ dU 2 . (2. 17, б)
h11 ⎝ h11 ⎠
Порівнюючи (2.16, а) з (2.6, а) і (2.16, б) з (2.6, б), знаходимо:
1 h h h h −h h
y11 = ; y12 = − 12 ; y21 = 21 ; y22 = 22 11 21 12 . (2.18 )
h11 h11 h11 h11
⎛ R ⎞
Rвх.с = ⎜⎜ вх.1 ⎟⎟ .
⎝ ( β 2 + 1) ⎠
Отже вихідний опір описаного транзистора менший, ніж вихідні опори ок-
ремо взятих транзисторів.
а б
Рис. 2.24.
а – схема електронного ключа на біполярному транзисторі; б – вихідна ВАХ
102 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
а б
Рис. 2.26. Схема ключа з навантаження RH (а) та визначення
режиму роботи ключа з ВАХ транзистора (б)
0 1
Порогові напруги U пор і U пор визначають за точками C і D, в яких
виконується умова dU вих. dU вх. = 1. Ці точки називають точками одиничного
підсилення. Щоб оцінити завадостійкість, може бути використаний т. зв.
коефіцієнт завдостійкості K З0 = U п0 U 0 і K З1 = U п1 U Л , де U Л = U 1 − U 0 . Для
підвищення завадостійкості необхідно зменшувати ширину області перемикан-
1 0
ня, рівну різниці U пор і U пор , та збільшувати розмах сигналу UЛ. В ідеальному
випадку виконуються умови 0
U пор = U пор
1
, U 0 = 0, U 1 = Eдж .т. , тоді
K З0 = K З1 = 0,5.
Р о з д і л 2 . О с н о в и е л е к т р о н і к и . Г о л о в н і ф у н к ц і о н а л ь н і е л е м е н т и . . . 105
kT ⎡ ⎛ IC
⎞ ⎛ IC ⎞⎤
ΔU BE = U BE − U N = ⎢ln ⎜⎟ − ln ⎜ ⎟⎥ ,
q ⎣ ⎝ IS
⎠ ⎝ NI S ⎠ ⎦
⎡⎛ I C ⎞ ⎤ (2.20)
⎢⎜ ⎟ ⎥
kT ⎢⎝ I S ⎠ ⎥ = kT ln ( N ) .
ΔU BE = U BE −U N = ln
q ⎢ ⎛ IC ⎞⎥ q
⎢ ⎜ ⎟⎥
⎣ ⎝ NI S ⎠ ⎦
106 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
Схема реалізована при побудові описаної комірки Брока, може бути вико-
ристана як базова для різних інтегральних температурних сенсорів, які фор-
мують на виході температурнозалежні струми або напруги.
Рис. 2.30. Схема найпростішого ГСС (а) Рис. 2.31. Визначення струму
та використання струмозадаючого навантаження
транзистора (б) в схемі (б)
Звідки отримаємо: I 2 = I1 R1 .
R2
Отже, струм І2 пропорційним струму І1, тобто струм І2 дзеркально
відображає струм І1. Якщо R2 = R1, то І2 = І1, якщо R1 > R2, то І2 > І1 та навпаки.
Змінюючи R1 і R2, можна встановлювати необхідну величину стабільного стру-
му. За R1 << R0 струм у лівій гілці I1 ≈ ( Eдж R0 ) . Цей струм слабко залежить від
температури, тому струм І2, що живить навантаження, яким є підсилювальний
каскад, практично не залежить від температури.
а б
Рис. 2.33. Схеми зсуву потенціалу на біполярному
транзисторі (а) та стабілітроні (б)
Схема “а” містить транзистор ГСС I0 та резистор R0. На вході схеми діють
напруги U вх = U вх .0 + U вх .m sin ωt , на виході – U вих. = U вих .0 + U вих.m sin ωt.
Постійну напругу на виході схеми визначають за співвідношенням:
U вих.0 = U вх.0 − I 0 R0 .
Змінюючи R0, отримують необхідну постійну напругу U вих.0 , що визначає
режим роботи чергового каскаду. Змінна напруга на виході схеми рівна:
Ri
U вих.m = U вх.m .
Ri + R0
Тут U вх.m і U вих .m – амплітуди вхідної і вихідної напруг; Ri – внутрішній опір
ГСС за змінним струмом. Оскільки Ri >>R0, напруга U вих.m U вх.m .
Для виконання функції зсуву потенціалів в АІМС застосовують також схему,
зображену на рисунку 2.33, б. Вона містить стабілітрон з низьким
диференціальним опором та резистор R0. Для цієї схеми справедливі
співвідношення:
U вих. = U вх. − U стаб .
R0
U вих.m = U вх.m .
Ri + R0
За умови Ri<<R0 виконується: U вих.m U вх.m .
Р о з д і л 2 . О с н о в и е л е к т р о н і к и . Г о л о в н і ф у н к ц і о н а л ь н і е л е м е н т и . . . 111
KU = − Eдж U T .
За Eдж = 10В і UT = 0,026 В – KU ≅ 200.
а б
Рис. 2.34. Схема підсилювального каскаду з навантажувальним транзистором
в колі колектора (а); вибір режиму роботи основного транзистора за постійним струмом з
використанням вихідних характеристик транзисторів VT1та VT2 (б)
h21Б h ( h + 1) h
KU(2) = RK = 21E 21E RK = 21E RK .
h11Б h11E ( h21E + 1) h11E
Результуючий коефіцієнт підсилення:
−h212 Б h21E
KU = K K (1) (2)
=− R − RK .
U U
( h21E + 1) h11E K h11E
Отже, каскадна схема так само підсилює, як і звичайний каскад за схемою
СЕ, але водночас вхідна ємність каскаду не зростає.
а б
Рис. 2.36. Двотактна схема вихідного каскаду (а); вхідна та вихідна напруги (б)
а б
Рис. 2.37. Вихідні каскади зі зміщувальними діодами (а); залежність для каскаду
U вих = f (U вх ) (б)
Підвищення к.к.д. двотактної схеми зумовлене тим, що при Uвх = 0 струм від
джерела живлення не є необхідним. Якщо ж на базу транзистора подана
синусоїдальна напруга, то струм крізь транзистор протікає лише впродовж по-
ловини періоду. Разом з тим імпульси струму амплітудою IEm можна розкласти в
ряд Фур’є. У припущенні Uвх.= Eдж розраховують потужність, яка виділяється у
навантаженні:
1 1
Pвих. = U вих.m ⋅ I Em = Eдж ⋅ I Em .
2 2
Розкладання імпульсів струму в ряд Фур’є дає змогу визначити постійну
складову струму, що споживається від джерела: I = 1 I Em .
π
Оскільки в схемі працюють два транзистори, споживаний струм необхідно
подвоїти. Отож, від джерела споживається потужність:
2
P0 = 21Eдж = I Em Eдж .
π
а б
Рис. 2.40. Сім’я вихідних статичних характеристик (а) та перехідна (б)
вольт-амперна характеристики ПТКП
2
⎛ U ⎞
I С = I С max ⎜⎜ 1 − ЗВ ⎟⎟ . (2.23)
⎝ U відс. ⎠
Перехідна і вихідні характеристики взаємопов’язані. Володіючи сім’єю
вихідних характеристик, нескладно побудувати перехідну характеристику, пере-
носячи відповідні точки з однієї системи координат в іншу, як це про-
ілюстровано на рисунку 2.40.
−2 I С max ⎛ U ЗВ ⎞ 2 ⎛ U ЗВ ⎞
S= ⎜⎜ 1 − ⎟⎟ = ⎜⎜1 − ⎟⎟ . (2.24)
U відс. ⎝ U відс. ⎠ 3Rко ⎝ U відс. ⎠
Очевидно, що крутість обернено пропорційна опору каналу, який рівний
ρL
Rко = . (2.25)
zh0
Знак “мінус” у цій формулі враховує той факт, що додатному приросту dUСВ,
який збільшує струм на величину dIC, відповідає від’ємний приріст dUЗВ, що
зменшує струм на ту ж саму величину dIC. Завдяки цьому забезпечується
постійність струму IC.
Параметр μ пов’язаний з параметрами S і R. Повний диференціал струму стоку,
виражений через диференціальні параметри, рівний:
1
dI С = SdU ЗВ + dU СВ .
Ri
1
Якщо dIC=0, то SdU ЗВ + dU СВ = 0.
Ri
Звідки отримаємо:
dU СВ
SRi = − .
dU ЗВ
122 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
а б
Рис. 2.42. Схематична будова МДН-транзисторів із вбудованим (а)
та індукованим або інверсним (б) каналами
а б
Рис. 2.44. Сім’я вихідних (а) та перехідна (б) характеристики
МДН-транзистора з індукованим каналом
128 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
2qN U СВ
rC = L ,
ε 0ε rп IС
L L
dy dy
τ=∫ =∫ ,
v
0 y
με
0 n y
а б в
Рис. 2.58. Способи ізоляції біполярних транзисторів
оксидним шаром SiO2 (5), в якому сформовані вікна (6) для приєднання
металічних контактів (7) до відповідних областей структури.
Робочою областю транзистора є область, розміщена під дном емітера. Решта
областей структури пасивна. Вони збільшують об’ємний опір колекторної і
базової областей транзистора. Опір базової області rб′ інтегрального транзистора
приблизно такої ж величини, як в дискретного (10– 20 Ом), а опір колекторної
області rк′ суттєво більший: у дискретного транзистора він становить 1–2 Ом, в
інтегрального – 10–50 Ом. Унаслідок цього вихідні характеристики інте-
грального транзистора в режимі насичення будуть більш пологими, ніж у дис-
кретного.
Для зменшення опору rк′ у структуру введений прихований n+ шар (4), який
не має зовнішніх виводів. Цей шар шунтує розміщений над ним високоомний
колекторний шар n-типу, забезпечуючи низькоомний шлях струму від активної
області до колекторного контакту. Зменшення вдвічі опорів rб′ і rк′ досягається
також за рахунок створення двох виводів від кожної з областей транзистора.
Вертикальна структура інтегрального транзистора, ізольованого від
підкладки p–n-переходом, є, по суті, чотиришаровою, тобто її можна представи-
ти як таку, що складається з двох транзисторів активного транзистора VT1 типу
n+–p–n і паразитного транзистора VT2 типу p–n–p. Тому еквівалентна схема,
крім опорів пасивних областей і паразитного транзистора p–n–p, містить
розподілені ємності трьох переходів. Наявність цих ємностей визначає частотні
та імпульсні властивості інтегрального транзистора, які дещо гірші, ніж у дис-
кретного. Практично гранична частота вертикальних транзисторів типу p–n–p
лежить у межах 600–800 МГц.
Багатоемітерні транзистори. Транзистори цього типу, володіючи спільним
колектором і базою, містять до восьми емітерів. Структура багатоемітерного
транзистора (БЕТ) зображена на рисунку 2.60.
Р о з д і л 2 . О с н о в и е л е к т р о н і к и . Г о л о в н і ф у н к ц і о н а л ь н і е л е м е н т и . . . 145
а б в
Рис. 2.61. Напрямки струмів у БЕТ-транзисторі
146 ОСНОВИ КОМП’ЮТЕРНОЇ ЕЛЕКТРОНІКИ
а б
Рис. 2.62. Варіанти діодного ввімкнення n–p–n- транзистора (а),
їхні еквівалентні схеми (б)
Таблиця 2.3
Параметри типових схем діодного ввімкнення біполярних транзисторів
Схеми ввімкнення
Параметри
Uк-б=0 Ik=0 Uб-е=0 Ie=0 Uk-e=0
1. Напруга пробою Uзв, В 5–7 5–7 35–55 35-55 5–7
2. Пряма напруга Uпр, В 0,85 0,96 0,94 0,95 0,92
3. Зворотний струм Iзв, нА 5 5 20 20 25
4. Ємність діода Cд, пФ 0,5 0,5 0,7 0,7 1,2
5. Паразитна ємність Cп, пФ 3 1,2 3 3 3
6.Час відновлення зворотного опору 9 56 53 85 100
tвід, нс
Транзистори формують на
кремнієвій підкладці p-типу з пи-
томим опором 1–10 Ом та
орієнтацією (100). Сусідні транзи-
стори розділені шаром товстого
поглибленого оксиду, під яким
розміщені сильнолеговані проти-
канальні шари р+-типу. Такі шари Рис. 2.63. Структура інтегрального МДН-
необхідні для виключення мож- транзистора з полікремнієвим затвором
ливості появи паразитних n-
каналів, що з’єднують n+і-області, сусідніх транзисторних структур. Чим
товстіший шар діелектрика і чим вища концентрація домішок у р+-області, тим
складніше індукувати інверсний канал. Виводи від витоку і стоку виконують
звичайним способом через вікна в плівці SiO2. Вивід від полікристалічного
кремнію виконується за межами МДН-структури.
Комплементарні МДН-структури. Такі структури становлять собою
поєднання транзисторів з каналами n- і p-типів, з’єднаних послідовно. На рисун-
ку 2.64 зображена схема і будова такої структури з алюмінієвим затвором.