T.C.

İSTANBUL ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ

YÜKSEK LİSANS TEZİ

DÜŞÜK GÜÇ VE DÜŞÜK GERİLİMLE ÇALIŞAN ANALOG

BLOKLARIN TASARIMI

Yunus TUZANE

Elektrik-Elektronik Mühendisliği Anabilim Dalı

Elektrik-Elektronik Mühendisliği Programı

DANIŞMAN
Prof. Dr. Fırat KAÇAR

Ocak, 2018

İSTANBUL
Bu çalışma, 17.01.2018 tarihinde aşağıdaki jüri tarafından Elektrik-Elektronik Mühendisliği
Anabilim Dalı, Elektrik-Elektronik Mühendisliği Programında Yüksek Lisans tezi olarak kabul
edilmiştir.

Tez Jürisi

Prof. Dr. Fırat KAÇAR(Danışman)

İstanbul Üniversitesi
Mühendislik Fakültesi

Prof. Dr. Mukden UĞUR Yrd. Doç. Dr. Abdurrahim AKGÜNDOĞDU

İstanbul Üniversitesi İstanbul Üniversitesi
Mühendislik Fakültesi Mühendislik Fakültesi

Yrd. Doç. Dr. Aysel ERSOY YILMAZ Yrd. Doç. Dr. Muhammed Emin BAŞAK
İstanbul Üniversitesi Yıldız Teknik Üniversitesi
Mühendislik Fakültesi Gemi İnşaatı ve Denizcilik Fakültesi
20.04.2016 tarihli resmi gazetede yayımlanan Lisansüstü Eğitim ve Öğretim Yönetmeliğinin
9/2 ve 22/2 maddeleri gereğince; Bu Lisansüstü teze, İstanbul Üniversitesi’nin abonesi olduğu
intihal yazılım programı kullanılarak Fen Bilimleri Enstitüsü’nün belirlemiş olduğu ölçütlere
uygun rapor alınmıştır.
ÖNSÖZ

Bu tez, Prof. Dr. Fırat KAÇAR danışmanlığında Yunus TUZANE tarafından yapılmaktadır. Bu
tezi hazırlamamda, bana yol gösterici olan ve değerli bilgi hazinesini benimle paylaşan Prof.
Dr. Fırat Kaçar Hocam’a teşekkürlerimi sunarım.

Yüksek lisans öğrenimim boyunca ve hayatımın her anında yanımda olan aileme, eşim Tuğba
TUZANE’ye teşekkür ederim. Bu tezi, kızlarım Candan Derya TUZANE ve Esma Nur
TUZANE’ye armağan ediyorum.

Ocak 2018 Yunus TUZANE

iv
İÇİNDEKİLER

Sayfa No

ÖNSÖZ ...................................................................................................................................iv
İÇİNDEKİLER ....................................................................................................................... v
ŞEKİL LİSTESİ .................................................................................................................. vii
TABLO LİSTESİ.................................................................................................................... x
SİMGE VE KISALTMA LİSTESİ ......................................................................................xi
ÖZET .................................................................................................................................... xii
SUMMARY ......................................................................................................................... xiii
1. GİRİŞ .................................................................................................................................. 1
2. GENEL KISIMLAR .......................................................................................................... 4
2.1 ANALOG ÇARPICI DEVRELER .................................................................................. 4
2.1.1 CMOS Çarpıcı Devreler ........................................................................................... 4
2.1.2 MOS Gilbert Hücresi ................................................................................................ 6
2.1.2.1 Lineerleştirilmiş CMOS Gilbert Hücresi .......................................................... 7
2.1.2.2 Katlanmış Gilbert Hücresi ............................................................................... 9
2.1.3 CMOS Dört Bölgeli Analog Çarpma Devresi ........................................................ 10
2.1.3.1 Lineer V-I Çevirici .......................................................................................... 11
2.1.3.2 Çarpıcı Devre ................................................................................................. 12
2.2 ÇARPICI DEVRELERİN PERFORMANS PARAMETRELERİ ................................ 14
2.2.1 Doğrusallık ............................................................................................................. 15
2.2.2 Toplam Harmonik Bozulma ................................................................................... 15
2.2.3 Bant Genişliği ......................................................................................................... 15
2.2.4 Güç Tüketimi .......................................................................................................... 15
2.2.5 Minimum Besleme Gerilimi ................................................................................... 15
3. MALZEME VE YÖNTEM ............................................................................................. 16
3.1 DTMOS .......................................................................................................................... 16
3.2 ANALOG ÇARPICI DEVRE UYGULAMALARI ...................................................... 18
3.2.1 Dört Bölgeli FGMOS Analog Çarpıcı .................................................................... 18
3.2.2 Düşük Güçlü Yüksek Frekanslı Dört Bölgeli Analog Çarpıcı ............................... 25
4. BULGULAR ..................................................................................................................... 35
4.1 DÖRT BÖLGELİ ANALOG ÇARPICININ DTMOS UYARLANMASI ................... 35
v
 4.2 DÜŞÜK GÜÇLÜ YÜKSEK FREKANSLI ANALOG ÇARPICININ DTMOS
UYARLANMASI ........................................................................................................... 42
5. TARTIŞMA VE SONUÇ ................................................................................................ 52
KAYNAKLAR ...................................................................................................................... 54
ÖZGEÇMİŞ .......................................................................................................................... 56

vi
ŞEKİL LİSTESİ

Sayfa No

Şekil 2.1: Basit Fark Kuvvetlendiricisi. ................................................................................... 5

Şekil 2.2: Lineerlik Bölgesi. .................................................................................................... 6

Şekil 2.3: MOS Gilbert hücresi. ............................................................................................... 6

Şekil 2.4: Lineerleştirme Yöntemi. .......................................................................................... 7

Şekil 2.5: ∆I − 𝑉𝐼 değişimi. ..................................................................................................... 8

Şekil 2.6: Lineerleştirilmiş Gilbert Hücresi. ............................................................................ 9

Şekil 2.7: Katlanmış Gilbert Hücresi ve bu hücre ile lineerleştirilmiş analog çarpma
devresi gerçekleştirilmesi. ............................................................................................... 10

Şekil 2.8: Lineer V-I Çevirici................................................................................................. 11

Şekil 2.9: Özellikleri Düzeltilmiş V-I Çevirici. ..................................................................... 12

Şekil 2.10: İki Bölgeli Analog Çarpıcı Devre. ....................................................................... 13

Şekil 2.11: Dört Bölgeli CMOS Analog Çarpıcı Devre. ....................................................... 14

Şekil 3.1: DTMOS transistörün bağlantısı ve DTMOS gösterimi. ........................................ 16

Şekil 3.2: NMOS ve PMOS’un DTMOS Devre Gösterimi. ................................................ 17

Şekil 3.3: Geleneksel Çarpıcı Devre. ..................................................................................... 18

Şekil 3.4: DC analizi yapılacak çarpıcı devre şeması. ........................................................... 19

Şekil 3.5: Vx’in değişimiyle Iout çıkış akımı gösterimi Vy parametrik. .............................. 20

Şekil 3.6: Vy’in değişimiyle Iout çıkış akımı gösterimi Vx parametrik. .............................. 21

Şekil 3.7: Frekans cevabı incelenecek çarpıcı devre şeması. ................................................. 22

Şekil 3.8: X girişinin Frekans Cevabı. ................................................................................... 22

Şekil 3.9: Y girişinin Frekans Cevabı. ................................................................................... 23

Şekil 3.10: İşaretlerin Çarpımının devre şeması. ................................................................... 24

Şekil 3.11: X ve Y İşaretleri. .................................................................................................. 24

vii
Şekil 3.12: Çarpıcı Devrenin Çıkış İşareti. ............................................................................ 25

Şekil 3.13: Önerilen Çarpıcı Devre. ....................................................................................... 26

Şekil 3.14: DC analizi yapılacak çarpıcı devre şeması. ......................................................... 27

Şekil 3.15: V1’in değişimiyle Vout çıkış gerilimi gösterimi V2 parametrik. ...................... 28

Şekil 3.16: V2’nin değişimiyle Vout çıkış gerilimi gösterimi V1 parametrik. ..................... 29

Şekil 3.17: Frekans cevabı incelenecek çarpıcı devre şeması. ............................................... 30

Şekil 3.18: Birinci girişin frekans cevabı. .............................................................................. 31

Şekil 3.19: İkinci girişin frekans cevabı. ................................................................................ 31

Şekil 3.20: İşaretlerin Çarpımının devre şeması. .................................................................. 32

Şekil 3.21: Birinci ve ikinci işaretler...................................................................................... 33

Şekil 3.22: Çarpıcı Devrenin Çıkış İşareti. ............................................................................ 33

Şekil 4.1: DTMOS Geleneksel Çarpıcı Devre. ...................................................................... 35

Şekil 4.2: DC analizi yapılacak çarpıcı devre şeması. ........................................................... 36

Şekil 4.3: Vx’in değişimiyle Iout çıkış akımı gösterimi Vy parametrik. .............................. 37

Şekil 4.4: Vy’in değişimiyle Iout çıkış akımı gösterimi Vx parametrik. .............................. 38

Şekil 4.5: Frekans cevabı incelenecek çarpıcı devre şeması. ................................................. 38

Şekil 4.6: X girişinin Frekans Cevabı. ................................................................................... 39

Şekil 4.7: Y girişinin Frekans Cevabı. ................................................................................... 39

Şekil 4.8: İşaretlerin Çarpımının devre şeması. ..................................................................... 40

Şekil 4.9: X ve Y işaretleri. .................................................................................................... 41

Şekil 4.10: Çıkış İşareti. ......................................................................................................... 41

Şekil 4.11: Önerilen Çarpıcı Devre. ....................................................................................... 42

Şekil 4.12: DC analizi yapılacak çarpıcı devre şeması. ......................................................... 44

Şekil 4.13: V1’in değişimiyle Vout çıkış gerilimi gösterimi V2 parametrik. ...................... 45

Şekil 4.14: V2’nin değişimiyle Vout çıkış gerilimi gösterimi V1 parametrik. ..................... 46

Şekil 4.15: Frekans cevabı incelenecek çarpıcı devre şeması. ............................................... 47

viii
Şekil 4.16: Birinci girişin frekans cevabı. .............................................................................. 48

Şekil 4.17: İkinci girişin frekans cevabı. ................................................................................ 48

Şekil 4.18: İşaretlerin Çarpımının devre şeması. ................................................................... 49

Şekil 4.19: Birinci ve ikinci işaretler...................................................................................... 50

Şekil 4.20: Çarpıcı Devrenin Çıkış İşareti. ............................................................................ 50

ix
TABLO LİSTESİ

Sayfa No

Tablo 3.1: Gelenek Çarpıcı Transistör Boyutları. ................................................................. 19

Tablo 3.2: X ve Y İşaretleri. .................................................................................................. 23

Tablo 3.3: Geleneksel Çarpıcı Simülasyon Sonuçları. .......................................................... 25

Tablo 3.4: Önerilen Çarpıcı Devrenin Boyutları. .................................................................. 26

Tablo 3.5: Birinci ve İkinci İşaretler. .................................................................................... 32

Tablo 3.6: Geleneksel Çarpıcı Simülasyon Sonuçları. .......................................................... 34

Tablo 4.1: Gelenek Çarpıcı Transistör Boyutları. ................................................................. 35

Tablo 4.2: X ve Y İşaretleri. .................................................................................................. 40

Tablo 4.3: Geleneksel Çarpıcı Simülasyon Sonuçları. .......................................................... 42

Tablo 4.4: Önerilen Çarpıcı Devredeki Transistör Boyutları ............................................... 43

Tablo 4.5: Birinci ve İkinci İşaretler. .................................................................................... 49

Tablo 4.6: Çarpıcı Simülasyon Sonuçları. ............................................................................. 51

Tablo 5.1: Dört Bölgeli Analog Çarpıcı MOS ve DTMOS Teknolojisi ile Simülasyonu
Yapılan Devreye Ait Parametreler ve Simülasyon Sonuçları. ........................................ 52

Tablo 5.2: Düşük Güçlü Yüksek Frekanslı Dört Bölgeli Analog Çarpıcı MOS ve
DTMOS Teknolojisi ile Simülasyonu Yapılan Devreye Ait Parametreler ve
Simülasyon Sonuçları. ..................................................................................................... 52

x
SİMGE VE KISALTMA LİSTESİ

Simgeler Açıklama

𝐠𝐦 : Geçiş İletkenliği
I : Akım
𝐈𝐃 : Savak Akımı
𝐈𝐒𝐒 : Kuyruk Akımı
𝐊𝐧 : NMOS Geçiş İletkenliği Parametresi
𝐊𝐏 : PMOS Geçiş İletkenliği Parametresi
L : Kanal Uzunluğu
𝐕 : Gerilim
𝐕𝐃 : Savak Gerilimi
𝐕𝐆𝐒 : Kapı – Kaynak Gerilimi
𝐕𝐎 : Çıkış Gerilimi
𝐕𝐒𝐁 : Kaynak – Gövde Gerilimi
W : Kanal Genişliği
ΔI : Çıkış Fark Akımı
λ : Kanal boyu modülasyonu parametresi

Kısaltmalar Açıklama

CMOS : Complemantary Metaloxide Semiconductor

DTMOS : Dynamic Threshold Metaloxide Semiconductor
DC : Direct Current
FGMOS : Floating Gate Metaloxide Semiconductor
GHz : Gigahertz
Hz : Hertz
KHz : Kilohertz
MOS : Metaloxide Semiconductor
MHz : Megahertz
mW : miliWatt
NMOS : Negative Metaloxide Semiconductor
nW : nanoWatt
PLL : Phase Locked Loop
PMOS : Positive Metaloxide Semiconductor
SOI : Silicon On Insulator
SPICE : Simulation Program with Integrated Circuit Emphasis
THD : Total Harmonic Disstortion
µm : mikrometre
µW : mikroWatt

xi
ÖZET

YÜKSEK LİSANS TEZİ

DÜŞÜK GÜÇ VE DÜŞÜK GERİLİMLE ÇALIŞAN ANALOG BLOKLARIN

TASARIMI

Yunus TUZANE

İstanbul Üniversitesi

Fen Bilimleri Enstitüsü

Elektrik-Elektronik Mühendisliği Anabilim Dalı

Danışman : Prof. Dr. Fırat KAÇAR

Bu tezde düşük güç ve düşük gerilimle çalışacak çarpıcı tasarımı gerçekleştirilmiştir. Düşük
güç ve düşük gerilimli devre tasarımı için dinamik eşik gerilimli MOS (DTMOS) teknolojisi
kullanılmıştır.

Literatürde kullanılmış olan 2 adet çarpıcı devre baz alınmış ve bunu düşük güç ve düşük
gerilimle çalışması hedeflenmiştir. Bu kapsamda ilk olarak bu çarpıcı devrelerin orijinal
tasarımlarıyla simülasyonları yapılmıştır. Simülasyonlar için LT SPICE benzetim programı
kullanılanarak 0.35 um TSMC CMOS parametreleri kullanılmıştır. Ardından bu çalışmaların
düşük güç ve düşük gerilimle çalışması için yeni tasarımlar oluşturup simüle edilmiştir.

Sonuç olarak bakıldığında devrelerde hedeflenen, düşük gerilimle çalışması ve düşük güç
harcaması orijinal tasarımlarla karşılaştırıldığında başarılı olmuştur.

Ocak 2018, 69 sayfa.

Anahtar kelimeler: DTMOS, Analog çarpıcı, düşük güç ve düşük gerilim

xii
SUMMARY

M.Sc. THESIS

THE DESIGN OF ANALOG BLOCKS DRIVEN BY LOW POWER AND

LOW VOLTAGE

Yunus TUZANE

İstanbul University

Institute of Graduate Studies in Science and Engineering

Department of Electrical and Electronic Engineering

Supervisor : Prof. Dr. Fırat KAÇAR

In this thesis, the design of analog multiplier driven by low power and low voltage has been
realized. Dynamic threshold voltage MOS ( DTMOS) technology is used for low power and
low voltage circuit design.

Based on two analog multiplier circuits used in the literature, it is aimed to operate with low
power and low voltage. First of all, these multiplier circuits were simulated with their original
designs. 0.35 um TSMC CMOS parameters were used for the simulations using the LT SPICE
simulation program. Then new designs were created and simulated for these studies to work
by low power and low voltage.

As a result, the targeted low voltage operation and low power consumption in the circuit were
successfull when compared to the original designs.

January 2018, 69 pages.

Keywords: DTMOS, Analog multiplier, low power and low voltage

xiii
 1

1. GİRİŞ

MOS (Metal Oxide Semiconductor – metal oksit yarı iletken) transistör teknolojisi, geçmiş
yıllarda dijital sistemlerin gerçekleştirilmesinde yaygın olarak kullanılmaktaydı. Fakat,
günümüzde analog tümdevre yapı bloklarının gerçekleştirilmesinde de oldukça yaygın olarak
kullanılmaktadır. Literatürde, bu alanda tasarımı gerçekleştirilen yeni çalışmalar ve geliştirilen
yeni devre bloklarını yansıtan yazılarla karşılaşılmaktadır. Bunun başlıca nedeni, analog ve
dijital sistemlerin gün geçtikçe iç içe girmesidir. Dijital sistemlerde MOS transistör teknolojisi
yaygın olarak kullanıldığından, analog sistemler için de kullanılabilir olması ekonomik açından
önemli faydalar sağlamaktadır. Genellikle, sinyallerin analogtan dijitale çevrilmesi veya
dijitalden analoğa çevrilmesi için gereken prezisyonlu kuvvetlendirme, örnekleme, gerilim
karşılaştırma, ikili kod ağırlıklı akım ve gerilim üretme gibi analog fonksiyonları
gerçekleştirmesine gereksinim duyulmaktadır. Bunların haricinde MOS transistör
teknolojisinde, bipolar transistör teknolojisine oranla %30 ile %50 arasında daha az kırmık
alanı kullanılmaktadır. [1]

Bipolar transistör teknolojisiyle karşılaştırma yapıldığında, MOS transistör teknolojisinde

analog fonksiyonların gerçekleştirilmesinin faydalı tarafları olduğu kadar eksik olduğu
özellikleri de vardır. MOS teknolojisinin bipolar transistörlere göre önemli sayılabilecek
dezavantajları aşağıdaki gibi özetlenebilir.

Bipolar transistörlerin, MOS transistörlere göre aynı kolektör akımı için geçiş iletkenliği değeri
oldukça yüksektir. Geçiş iletkenliği değerinden kaynaklanan bu dezavantajı gidermek için,
kazanç katlarındaki dirençler yüksek değerli olarak kullanılabilir. Fakat, MOS teknolojisinde
yüksek değerli direnç sağlamak oldukça zordur. Yüksek değere sahip direnç oluşturmak için
kullanılacak kırmık alanı, artacak direnç değeriyle doğru orantılı olarak değişir. Bu sebeple bu
yöntemin kullanılması oldukça zordur. Bu sebeple, MOS transistörlerle çalışılırken yüksek
kazanç değeri oluşturabilmek adına aktif elemanların kullanılması gerekmektedir. MOS
transistörlerin frekans cevabı (band genişliği), bipolar transistörlerin frekans cevabına göre
oldukça kötüdür. [1,2]

Tüm bu dezavantajlara rağmen MOS transistör teknolojisi analog devre tasarımlarında ve bu

tasarımların gerçekleştirilmesinde yaygın olarak kullanılmaktadır. Günümüzde, analog ve
 2

dijital sistemlerin beraber kullanılması buna neden olarak gösterilebilir. Dijital ve analog
sistemlerde aynı MOS teknolojisinin uygulanabilir olması ekonomik olarak büyük faydalar
sağlamaktadır . Buna ek olarak , giriş direncindeki değerin yüksek olması, tüketilen akım
değerinin düşük olmasını sağlamaktadır. Böylece, MOS transistörlü yapılar fayda
sağlamaktadır.[1]

Analog tümdevre teknolojisinde kullanılan temel blokları kuvvetlendirici (amplifier) , çarpıcı

(multiplier, mixer) , osilatör ve filtre olarak sayabiliriz.

Kuvvetlendirici, sinyali belirli bir genliğe yükseltmek için kullanılan analog bloktur. Çarpıcı,
iki işareti çarpmak için kullanılan bloktur. Modülasyonda özellikle çok sık kullanılarak düşük
frekanslı ve yüksek frekanslı iki işaretin çarpımında kullanılır. Osilatör , Çarpıcı blokta
kullanılacak işaretin frekansında sinyal üretilmek için kullanılan bloktur . Filtre, gelen işareti
belirli frekanslarda bastıran ve geçiren bloktur. Bu temel bloklar analog tüm devre
teknolojisiyle CMOS (Complemantary Metal Oxide Semiconductor – Bütünleyici metal oksit
yarıiletken ) yapılarla gerçekleştirilebilmektedir.

Bizim amacımız, düşük güç ve düşük gerilimle çalışan yapılara katkı sağlayarak literatüre yeni
kaynaklar oluşturmaktır. Özellikle düşük güç ve düşük gerilimle çalışmayı sağlayan yapılar
için DTMOS (Dynamic Threshold Voltage Metal Oxide Semiconductor - Dinamik eşik
gerilimli metal oksit yarıiletken ) yapıları kullanılabilmektedir.

Yukarıda bahsettiğimiz analog bloklar arasında çarpıcı devrelerin DTMOS’lu tasarımları

literatürde yer almamaktadır. Diğer blokların DTMOS’lu tasarımları mevcuttur. Dolayısıyla
tezimiz boyunca çarpıcı devrelerin düşük güç ve düşük gerilimle çalışmasına ait çalışmalar
yapılacaktır.

Genel kısımlar bölümünde, analog çarpıcı devreler ve çarpıcı devrelerin performans

parametreleri ele alınmıştır.

Malzeme ve Yöntem bölümünde, DTMOS ile ilgili temel bilgiler ve bağıntılardan bahsedilerek,
literatürde yer alan iki tane çarpıcı devrenin simülasyonu yapılmıştır. Simülasyonda kullanılan
parametreler, besleme voltajları, devrelerin DC analizleri, frekans cevapları, güç tüketimleri bu
bölümde şekiller ve tablolarla beraber verilmiştir.
 3

Bulgular bölümünde, daha önceki bölümde yapılan çarpıcı devrelerin DTMOS tasarımları
yapılarak simülasyonları yapılmıştır. Simülasyonda kullanılan parametreler, besleme voltajları,
devrelerin DC analizleri, frekans cevapları, güç tüketimleri bu bölümde şekiller ve tablolarla
beraber verilmiştir.

Tartışma ve sonuç bölümünde, DTMOS çarpıcı yapılar ve MOS çarpıcı yapılara ait yapılan
simülasyonların sonuçları tablo halinde verilerek DTMOS çarpıcı devrenin avantaj ve
dezavantajları belirtilmiştir.
 4

2. GENEL KISIMLAR

Bu kısımda ilk olarak analog çarpıcılara ait temel özellikler ve temel analog çarpıcılar ele
alınarak incelenmiş, ikinci olarak da analog çarpıcıların performans parametreleri incelenmiştir.

2.1 ANALOG ÇARPICI DEVRELER

Analog çarpıcı devreler, giriş sinyallerinin gerilimleri çarpımı ile orantılı bir çıkış gerilimi
üreten devrelerdir. Bu sinyaller arasındaki ilişki

𝑉𝑜 = 𝐾. 𝑉𝑥 . 𝑉𝑦 (2.1)

şeklinde ifade edilmektedir. K ile belirtilen terim, çarpıcı devrenin kazanç sabit terimi olarak
isimlendirilmektedir. Pratikte, çarpım sonucunu veren terim ile beraber hata terimleri de
bulunmaktadır ve denklemin

𝑉𝑜 = 𝐾. 𝑉𝑥 . 𝑉𝑦 + [𝐾𝑥 . 𝑉𝑦 + 𝐾𝑦 . 𝑉𝑥 + 𝐾𝑂 ] + f(𝑉𝑥 , 𝑉𝑦 ) (2.2)

biçiminde ifade edilmesi gerekmektedir. Bu denklemdeki birici terim, ideal çarpımın sonucunu
ikinci terim, dengesizliği üçüncü terim de doğrusal olmamayı ifade etmektedir.[1]

2.1.1 CMOS Çarpıcı Devreler

CMOS tekniğinde en basit analog çarpıcı devre bipolar tekniğindeki gibi fark kuvvetlendiricisi
ile gerçekleştirilebilmektedir. Bu fark kuvvetlendiricisi Şekil 2.1’de gösterilmektedir. Diğer bir
ifadeyle, CMOS fark kuvvetlendiricisi yapı olarak analog çarpıcı devrenin gerçeklenmesinde
temel hücreyi oluşturmaktadır. [1]
 5

Şekil 2.1: Basit Fark Kuvvetlendiricisi.

Şekil 2.1’deki NMOS transistörlerin doyma bölgesinde oldukları düşünülürse, savak (drain)
akımı aşağıdaki gibi ifade edilebilir. [1]

𝐼𝐷 = 𝐾. (𝑉𝐺𝑆 − 𝑉𝑇 )2 (2.3)

ifadesinde,

1 𝑊
𝐾 = 2 . 𝑘′ (2.4)
𝐿

olduğu kabul edilerek, transistörlerin savak akım değerlerini veren ifadeler,

2
𝐾 𝐼𝑠𝑠 𝑉𝐼 2 𝑉𝐼
𝐼1 = . (√ − + ) (2.5)
2 𝐾 2 √2

2
𝐾 𝐼𝑠𝑠 𝑉𝐼 2 𝑉𝐼
𝐼2 = 2 . (√ 𝐾 − + ) (2.6)
2 √2

şeklinde bulunur. Buradan hareketle, ∆I ( 𝐼1 − 𝐼2 ) çıkış fark akımı ifadesindeki 𝐼𝑠𝑠 , kuyruk
akımı değerini, 𝑉𝐼 değeri giriş fark gerilim değerini vermektedir. Bu denklemin geçerli olduğu
bölge

𝐼 𝐼
−√ 𝐾𝑠𝑠 ≤ 𝑉𝐼 ≤ √ 𝐾𝑠𝑠 (2.7)

biçiminde ifade edilebilir. Denklemin geçerli olduğu bölge Şekil 2.2’de gösterilmiştir. Giriş
gerilim değerinin bu sınır değerlerini geçmesi durumunda transistörlerden birisi kesimde olur
ve akımın tamamı diğer transistörden akar. Denklemden fark edileceği gibi, 𝐼𝑠𝑠 akım değeri ile
 6

çıkıştaki fark akımı kontrol edilmektedir. Bu işlemden yararlanarak, analog çarpıcı devre
gerçekleştirilebilmektedir.[1]

Şekil 2.2: Lineerlik Bölgesi.

2.1.2 MOS Gilbert Hücresi

Bipolar tekniğinde gerçekleştirlen Gilbert hücresi MOS transistör tekniğiyle de

gerçekleştirilebilmektedir. NMOS transistörler ile gerçekleştirilen Gilbert hücresi Şekil-2.3’de
gösterilmiştir.

I2
I1

+
T3
Vx T4 T5 T6
-
+ T1 T2
Vy
-
Iss
-Vss

Şekil 2.3: MOS Gilbert hücresi.

Dört bölgede (four quadrant) çarpıcı işlemini gerçekleyen bu yapıya ait çıkış fark akım değeri,

𝐼𝑜 = (𝐼3 − 𝐼4 ) − (𝐼6 − 𝐼5 ) (2.8)

şeklinde ifade edilmektedir. Eleman bağıntıları (2.8)’de yerine yazılacak olursa

 7

2 2
𝐼𝑆𝑆 𝑉𝑦2 𝑉𝑌 𝐼𝑆𝑆 𝑉𝑦2 𝑉𝑌
𝐼𝑜 = 𝐾. 𝑉𝑋 . [√(√ 𝐾 − + ) − 𝑉𝑥2 − √(√ 𝐾 − − ) − 𝑉𝑥2 ] (2.9)
2 √2 2 √2

şeklinde bulunmaktadır. Burada, çıkışta hesaplanan fark akımı değeriyle giriş gerilimleri
arasında doğrusal olmayan bir ilişki vardır. Çıkış akımı ifadesi, 𝑉𝑋 ve 𝑉𝑌 değerleri yeteri kadar
küçükse aşağıdaki gibi elde edilir.

𝐼𝑜 = √2. 𝐾. 𝑉𝑋 . 𝑉𝑦 (2.10)

2.1.2.1 Doğrusallaştırılmış CMOS Gilbert Hücresi

Kaynak (source) bağlamalı basit fark kuvvetlendirici yapısı, dar bir bölge dışında doğrusal
olmayan bir davranış göstermektedir. Doğrusal davranışın sağlanabilmesi için giriş gerilim
değerinin veya K değerinin küçük tutulması, ya da 𝐼𝑆𝑆 kuyruk akımı değerinin büyük tutulması
gerekir. Böylelikle,

∆I = 𝑉𝐼 . √2. 𝐾. 𝐼𝑆𝑆 (2.11)

şeklinde yazılabilir. Diğer yandan, 𝑉𝐼 giriş sinyalinin gerilim değeri küçük olduğundan, çıkış
sinyalinin değişim gösterdiği aralık az olmaktadır. Büyük 𝐼𝑆𝑆 akımları ile çalışma
durumundaysa, transistörlerin davranışı karesel bağıntıdan sapmaktadır. K büyüklüğünün
küçültülmesi ise daha büyük 𝑉𝐺𝑆 gerilimleriyle çalışmayı zorunlu kılmaktadır. [1]

Şekil 2.4: Doğrusallaştırma Yöntemi.

 8

Yapıyı doğrusallaştırabilmek için, kuyruk akımına sabit 𝐼𝑆𝑆 bileşeninin yanı sıra, 𝐾. 𝑉𝐼2 /2
değerinde giriş geriliminin karesi ile orantılı değişen bir bileşen ilave edilir. Giriş geriliminin
karesi ile orantılı olarak değişen bu bileşen 𝑇1 ve 𝑇2 transistörlerinde savak akımını veren
bağıntılarda yerine yazılarak ∆I çıkış fark akımı hesaplanacak olursa

∆I = 𝑉𝐼 . √2. 𝐾. 𝐼𝑆𝑆 (2.12)

bulunur. Böylece çıkış akım değeri, 𝑉𝐼 giriş geriliminin lineer fonksiyonu olmaktadır. Bu
denklemin geçerlilik bölgesi

2𝐼𝑠𝑠 2𝐼𝑠𝑠
−√ ≤ 𝑉𝐼 ≤ √ (2.13)
𝐾 𝐾

şeklinde tanımlanabilir. Şekil-2.5’de ∆I − 𝑉𝐼 değişimi gösterilmiştir. Fark edileceği üzere, çıkış

karakteristiğinde bozulma görülmemektedir. Geçerlilik bölgesi içindeki değişim lineer olarak
değişmekte, bu bölgenin dışındaki değişim ise parabolik olmaktadır. [1]

Şekil 2.5: ∆I − 𝑉𝐼 değişimi.

Bu doğrusallaştırma yönteminin Gilbert çarpma hücresine uygulanması ile küçük sinyaller için
geçerli olan (2.10) denklemi daha geniş bölgede geçerli hale getirilebilir. Doğrusallaştırma
yönteminin eklendiği yapı Şekil-2.6’da gösterilmiştir. Bu devredeki doğrusallaştırma akımı

1
𝐼0 = 2 . 𝐾. 𝑉𝑋2 (2.14)

şeklindedir. Çıkış akımı ise

𝐼𝑜 = √2. 𝐾. 𝑉𝑋 . 𝑉𝑦 (2.15)
 9

olur. (2.15) denklemi çıkış gerilimi ile girişten uygulanan gerilimler arasındaki ilişkiyi
doğrudan ve herhangi bir yakınsama yapmaksızın ifade etmektedir.

I2
I1

+ T3 T4 T6
Vx T5
-
+ T1 T2
Vy
-
I0 Iss I0

-Vss

Şekil 2.6: Doğrusallaştırılmış Gilbert Hücresi.

Bu yapıda, girişe uygulanan sinyallerden birisinin sükûnet değeri sıfır seviyesinde tutulabilir.
Diğer giriş sinyaliyse, transistörlerin doyma bölgesinde çalışabilmesi için, değişen bir doğru
gerilim etrafında olmak durumundadır. Bu sebeple, giriş sinyalinin küçük değerli fark sinyal
bileşenin yanı sıra, yüksek değerli bir ortak işaret bileşeni de bulunur.

Bu durum, PMOS (Positive Metal Oxide Semiconductor – Pozitif Metal Oksit Yarıiletken) ve
NMOS (Negative Metal Oxide Semiconductor – Negatif Metal Oksit Yarıiletken)
transistörlerin birlikte kullanıldıkları katlanmış Gilbert hücresi yardımıyla giderilebilir.

2.1.2.2 Katlanmış Gilbert Hücresi

Katlanmış Gilbert hücresi Şekil-2.7’de verilmiştir.

 10

+VDD

ISS3
I1 I2
+
VY
-
+
T6 T5 T4 T3 Vx
-

ISS1 ISS2

Şekil 2.7: Katlanmış Gilbert Hücresi

Bu yapının çıkış akımı hesaplanırsa,

2 2
𝐾𝑝 𝐼𝑆𝑆 𝑉𝑦2 𝑉𝑌 𝐾𝑝 𝐼𝑆𝑆 𝑉𝑦2 𝑉𝑌
𝐼𝑜 = 𝐾𝑛 . 𝑉𝑋 . [√𝐾 (√ 𝐾 − + ) − 𝑉𝑥2 − √𝐾 (√ 𝐾 − − ) − 𝑉𝑥2 ] (2.16)
𝑛 𝑝 2 √2 𝑛 𝑝 2 √2

bulunur. (2.16) denkleminde 𝐾𝑛 büyüklüğü NMOS, 𝐾𝑝 büyüklüğü PMOS transistörlere ait

geçiş iletkenliği parametresidir. Yapının eğriselliği, 𝑇3 − 𝑇4 ve 𝑇5 − 𝑇6 transistörlerinin ortak
kaynak uçlarına karesel terimli akım bileşeni eklenerek giderilebilir. Böylece çıkış akımı ifadesi
aşağıdaki gibi olmaktadır.

𝐼𝑜 = √2𝐾𝑛 𝐾𝑝 . 𝑉𝑋 . 𝑉𝑦 (2.17)

2.1.3 CMOS Dört Bölgeli Analog Çarpma Devresi

Gilbert dörtlüsünden farklı olarak, MOS transistörlerin karesel 𝐼𝐷 − 𝑉𝐷𝑆 karakteristiğinden

faydalanılarak gerçekleştirilen tasarımlar bulunmaktadır. Bu tasarımların sadece MOS
transistör tekniğiyle gerçekleştirilebilmektedir. Bu çarpma devresi, MOS transistörlerin karesel
özelliklerinden faydalanılarak gerçekleştirilmektedir.[1]

Yapıdaki temel hücre, gerilim kontrollü gerilim-akım çeviricisidir. Bu yapıdan iki tanenin
beraber kullanılmasıyla iki bölgeli analog çarpıcı devre elde edilir. Bu yapının tekrar
ikilenmesiyle dört bölgeli yani simetrik girişli bir analog çarpıcı devre oluşturulmaktadır.
 11

2.1.3.1 Doğrusal V-I Çevirici

Lineer V-I çevirici yapısı Şekil 2.8’de görülmektedir.

Şekil 2.8: Lineer V-I Çevirici.

Yapıdaki NMOS 𝑇1 − 𝑇2 transistörleri eş transistör olduklarından, bunların gerilimleri de
eşittir.

𝑉𝐺𝑆1 + 𝑉𝐺𝑆2 = 𝑉2 (2.18)

alınsın. Akımlar,

𝐼𝐷1 = 𝐾. (𝑉𝐺𝑆1 − 𝑉𝑇 )2 (2.19)

𝐼𝐷2 = 𝐾. (𝑉𝐺𝑆2 − 𝑉𝑇 )2 (2.20)

biçiminde ifade edildiklerinden

𝑥 2 − 𝑦 2 = (𝑥 − 𝑦). (𝑥 + 𝑦) (2.21)

bağıntısı kullanılarak

𝐼𝐷1 − 𝐼𝐷2 = 𝐾. ( 𝑉2 − 2𝑉𝑇 )( 𝑉𝐺𝑆1 − 𝑉𝐺𝑆2 ) (2.22)

olur, zira

𝑉𝐺𝑆1 − 𝑉𝐺𝑆2 = 𝑉2 − 2𝑉𝐺𝑆2 = 2𝑉𝐺𝑆1 − 𝑉2 (2.23)

şeklindedir.
 12

Sabit 𝑉2 gerilimi için 𝐼𝐷1 − 𝐼𝐷2 savak akımları farkı 𝑉𝐺𝑆1 veya 𝑉𝐺𝑆2 ile orantılı olur. Bu
büyüklüklerden birisinin bağımsız olarak seçilmesi gerekir. Devreye Şekil-2.9’daki gibi bir 𝑇3
transistörünün eklenmesi, 𝑉𝐺𝑆2 geriliminin 𝑉𝐺𝑆3 üzerinden kontrol edilmesini sağlar.

Şekil 2.9: Özellikleri Düzeltilmiş V-I Çevirici.

𝑇2 ve 𝑇3 transistörleri aynı geometriye sahiptirler. Bu transistörler akım aynası gibi davranırlar,
böylece 𝑉𝐺𝑆2 = 𝑉𝐺𝑆3 = 𝑉𝐼𝑁 olur, dolayısıyla

𝐼𝐷1 − 𝐼𝐷2 = 𝐾. ( 𝑉2 − 2𝑉𝑇 )( 𝑉2 − 𝑉𝐼𝑁 ) (2.24)

yazılabilir. Fark edilebileceği üzere, yapıdaki çevrim oranı 𝑉2 gerilimiyle kontrol

edilebilmektedir.

2.1.3.2 Çarpıcı Devre

(2.22) bağıntısı açık olarak yazılırsa,

𝐼𝐷1 − 𝐼𝐷2 = 𝐾. ( 𝑉22 − 2𝑉𝑇 𝑉2 + 4𝑉𝑇 𝑉𝐼𝑁 − 2𝑉2 𝑉𝐼𝑁 ) (2.25)

elde edilir. Bu denklemdeki son terim, tek bölgeli çarpma terimidir, denklemin tamamıysa 𝑉2
gerilimine ait lineer olmayan bir fonksiyondur. [1]
 13

Şekil 2.10: İki Bölgeli Analog Çarpıcı Devre.

Şekil-2.10’daki devreden iki tane yan yana getirildiğinde , devredeki ∆I çıkış fark akımı, Şekil-
2.11’deki karşı düşen transistösterler dikkate alındığında,

𝐼𝐿 = 𝐼𝐷11 − 𝐼𝐷24 , 𝐼𝑅 = 𝐼𝐷14 − 𝐼𝐷21 (2.26)

olmak üzere

𝐼𝐿 − 𝐼𝑅 = 2. 𝐾. ( 𝑉2 − 2𝑉𝑇 ).( 𝑉1 − 𝑉1 ′ ) (2.27)

biçiminde ifade edilebilir. Bu denklem iki bölgeli bir çarpma terimi içermektedir. (2.25)
denklemiyle karşılaştırıldığında, 𝑉22 terimle 𝑉𝐼𝑁 gerilimine ait dengesizlik teriminin
düştüğünün kolayca farkına varılabilir. Elde edilen bu yapının bir kez daha çaprazlanması ile
dört bölgeli analog çarpıcı devre kurulabilir. Dört bölgeli analog çarpıcı devre, Şekil-2.10’da
gösterilmiştir. Yapıdaki akım kaynağı, tek uçtan çıkış alınmasını sağlamak amacıyla
kullanılmıştır. Yapıdaki çıkış akımını giriş gerilimlerine bağlayan denklem çıkartıldığında

𝐼𝑂 = 2. 𝐾. ( 𝑉2 − 𝑉2′ )( 𝑉1 − 𝑉1′ ) (2.28)

bulunur. (2.28) denkleminden fark edileceği üzere, bu denklemde 𝑉2 ‘ye ait dengesizlik terimi
de yok olmaktadır.
 14

Şekil 2.11: Dört Bölgeli CMOS Analog Çarpıcı Devre.

CMOS analog çarpıcı devrenin davranışını ideallikten saptıran temel hata kaynakların hareket
yeteneğinin VGS gerilimine bağımlılığı ve kanal boyu modülasyonuyla ifade edilebilir. Kanal
boyu modülasyonunun etkisi λ büyüklüğünü küçülterek yani uzun kanallı transistörler
kullanılarak azaltılabilir.

Çarpıcı devlerin genel uygulama alanları İşaret İşleme (Signal Processing), Modülatör, PLL
(Phase Loop Locked – Faz Kilitlemeli Döngü), Mixer(çarpıcı), Frekans kaydırma alanlarında
kullanılır.

2.2 ÇARPICI DEVRELERİN PERFORMANS PARAMETRELERİ

Çarpıcı devrelerin performans parametreleri incelenirken doğrusallık, toplam harmonik

bozulma ( Total Harmonic Disstortion - THD), bant genişliği, güç tüketimi ve minimum
besleme gerilimi gibi performans parametreleri ile incelenir.
 15

2.2.1 Doğrusallık

Giriş parametreleri doğrusal olarak uygulanır ve çıkış parametresinin doğrusallığı incelenir. Bir
çarpıcı için doğrusallık hatası, girişlerin herhangi bir değişimi için çıkışın lineer olarak
değişmesidir. Doğrusallık parametresi girişe uygulanan işaretin çıkışta ne kadarlık bir bozulma
ile çıkacağını ifade edeceğinden, tasarlanan çarpıcının lineer olması önem taşımaktadır.
Tasarlanan devrelerin DC Analizleri doğrusallık performasın açısından incelenmektedir.

2.2.2 Toplam Harmonik Bozulma

Toplam harmonik bozulma ( THD – Total Harmonic Disstortion) bir sinyalin, bütün harmonik
bileşenlerdeki gücünün toplamının temel frekanstaki gücüne oranı olarak tanımlanır.
Haberleşme sistemlerinde çarpıcıların temel uygulamaları frekans çarpıcılar, genlik
modülatörleri, uyarlanabilir süzgeçler, faz kilitlemeli döngü devreleri örnek verilebilir.

2.2.3 Bant Genişliği

Sistemin bant genişliği devrenin çıkışının giriş işaretlerine oranlanarak frekans cevabı bulunur.
Bu frekans cevabına göre çarpıcı devrenin çalışacağı frekans aralığı belirlenir. Her iki giriş için
de bant genişliği hesaplanır. Devrelerin frekans cevapları incelenerek bant genişlikleri
hesaplanmaktadır.

2.2.4 Güç Tüketimi

Çarpıcı devrede amacımız düşük güç tüketimi sağlamak olacak. Düşük güç harcamak için
çarpıcı devrede daha az transistör kullanmak ve dinamik eşik gerilimli MOS kullanmak faydalı
olacağı göz önünde bulundurularak tasarımlar yapılacaktır.

2.2.5 Minimum Besleme Gerilimi

Çarpıcı devrenin çalışabileceği minimum gerilimdir. Kullanılacak MOS transistörlerin

kutuplanması gerektiğinden gerilim seviye birkaç volt seviyesinde olur. Fakat biz düşük
gerilimi sağlamak için dinamik eşik gerilimli MOS kullanarak besleme gerilimini 0.2V ila 0.4V
arasında tutmayı hedefliyoruz.
 16

3. MALZEME VE YÖNTEM

Bu bölümde, ilk olarak DTMOS’dan bahsedilecek ardından literatürde kullanılan çarpıcılar

incelecektir. Çarpıcıların simülasyonları SPICE ortamında yapılarak performans
parametrelerinden giriş karakteristiği, çıkış karakteristiği, frekans cevabı (band genişliği),
besleme gerilimi ve toplam güç tüketimi değerleri incelenecektir. Aynı devrenin besleme
gerilimi ve toplam güç tüketimi daha düşük olacak şekilde DTMOS’lu yapılar ile tasarımı
yapılarak Bulgular bölümünde anlatılacaktır. DTMOS’lu devrelerin SPICE ortamında
simülasyonları yapılarak performans parametreleri karşılaştırılacaktır.

3.1 DTMOS

Dinamik eşik gerilimli MOS (DTMOS) transistör ilk olarak Assederaghi tarafından 1994
yılında yalıtkan üzeri silikon (silicon on insulator - SOI) işleminde önermiştir. Şekil 3.1’de
DTMOS transistorün bağlantısı ve devre sembolü verilmiştir. [3,4]

Şekil 3.1: DTMOS transistörün bağlantısı ve DTMOS gösterimi.

DTMOS transistör, ileri yöndeki gövde kutuplaması belirli şartlara bağlı olacak şekilde doğru
yapılırsa, düşük besleme gerilimleriyle yüksek başarıma sahip olacak şekilde
çalışabilmektedir. DTMOS transistör, MOS transistörde gövdenin (bulk) geçide (gate)
bağlanması sonucunda elde edilmektedir. Gövde kaynak (source) jonksiyonunun ileri yönde
kutuplanması durumunda düşük gerilimli olarak işlev görme prensibine göre çalışan bir eleman
olarak tanınmaktadır. MOS teknolojisinde transistorün eşik gerilimi seviyesinin matematiksel
ifadesi, gövde kaynak gerilimine bağlı olarak değişmesinden kaynaklanmaktadır. Buna göre
bir DTMOS gövde kaynak gerilimi değişiminde, geçidi gövdesine bağlı olduğu için dinamik
bir karakteristiğe sahip bir eleman olarak algılanabilir. [5,6,7]
 17

Ayrıca normal MOS transistöre göre daha yüksek geçiş iletkenliği göstermesinden dolayı daha
düşük besleme gerilimlerinde daha yüksek akım akıtarak günümüzün düşük güç tüketimli,
düşük gerilimli analog devreleri için de kullanışlı bir eleman olmaktadır. Literatürde ilk olarak
sayısal devrelerde düşük besleme gerilimlerinde güç tasarrufu sağlayıp aynı zamanda kaçak
akım değerinin düşük olması nedeniyle önerilmiştir. Bir diğer taraftan da düşük besleme
gerilimli analog devrelerde yüksek geçiş iletkenliği göstermesi sonucu devrelerin performansını
arttırmakta ve düşük besleme gerilimli analog devre tasarımları için de uygun
olmaktadır.[6,7,8]

Şekil 3.2: NMOS ve PMOS’un DTMOS Devre Gösterimi.

Bu transistöre ait diğer bir özellik ise eşik altı gerilimle çalıştırıldığında DTMOS transistörün
ideale çok yakın bir eşik altı salınımı göstermesidir. Normal bir MOS transistöre göre eşik altı
çalışmada sahip olduğu bu karakteristik sayesinde DTMOS transistör, eşik altında çalışan çok
düşük güç tüketimli devre tasarımları için de uygun bir eleman olarak karşımıza çıkmaktadır.[8]

Belirli kısıtlamalar altında, DTMOS tekniği fazladan üretim adımı gerektirmeden ucuz standart
CMOS üretim sürecine uygulanabilmektedir. Bu yüzden, bu çalışmada çok düşük gerilimli, çok
düşük güç tüketimli tasarımlarda standart CMOS proseslerde üretilebilecek DTMOS ele
alınmış ve bu yaklaşıma bağlı olarak DTMOS kullanımında yeni olanaklar üzerine
yoğunlaştırılmıştır. [9,10]

DTMOS transistorün çalışmasında ortaya çıkabilecek en büyük sakınca, kutuplama gerilimleri

aşırı olduğunda ileri yönde kutuplanan kaynak gövde, savak gövde jonksiyonlarının diyot
gerilimi seviyesini geçerek çok yüksek akımlar akıtması ve transistorün çalışma prensibini
 18

bozması olmaktadır. Bunun engellenebilmesi için önerilebilecek ilk yöntem, bu jonksiyonlar

üzerine düşen gerilimi sınırlandırmak olmaktadır.

3.2 ANALOG ÇARPICI DEVRE UYGULAMALARI

İlk olarak Dört bölgeli FGMOS (Floating Gate Metaloxide Semiconductor - Yüzen Kapılı
Metaloksit yarıiletken) Analog Çarpıcı makalesindeki geleneksel çarpıcı devre MOS
transistörlerle çizilip, SPICE ortamında simülasyonu gerçekleştirilecek. İkinci yapı olarak
Düşük güçlü yüksek frekanslı dört bölgeli analog çarpıcı makalesindeki önerilen çarpıcı
devrenin simülasyonu yapılarak performans parametreleri incelenecek. Bu iki devrenin
simülasyonları yapıldıktan sonra bu devrelerin DTMOS’lu tasarımları yapılarak simüle
edilecek. DTMOS’lu yapılarda besleme gerilimi ve güç tüketimi orijinal çalışmalardan daha
düşük olması öngörülmektedir.

3.2.1 Dört Bölgeli FGMOS Analog Çarpıcı

Bu makalede, geleneksel çarpıcı devrenin FGMOS ile tasarımı yapılarak performansı

incelenmiştir. Biz geleneksel çarpıcı devrenin MOS transistörlerle tasarımını yaparak simüle
edeceğiz. Şekil 3.3’de geleneksel çarpıcı devrenin çizimi gösterilmektedir.[11,12]

Şekil 3.3: Geleneksel Çarpıcı Devre.

Bu devrede kullanılan transistöre ait boyutlar Tablo 3.1’de verilmiştir. [11]
 19

Tablo 3.1: Geleneksel Çarpıcı Transistör Boyutları.

MOSFET Kanal Genişliği Kanal Uzunluğu Transisör Tipi
(μm) (μm)

M1a, M1b, M2a, M2b, M6, M9 1.4 0.7 NMOS

M3a, M3b, 2.8 0.7 PMOS

M4, M7 3.5 0.7 PMOS

M5, M8 17.5 0.7 PMOS

𝑉𝑥 ’in değişimiyle 𝐼𝑜𝑢𝑡 çıkış akımını 𝑉𝑦 ’yi parametrik olarak çizdirdiğimizde Şekil 3.5’i elde
etmekteyiz. Burada 𝑉𝑥 , -1 Volt ile 1 Volt arasında 1 milivolt aralıkla değişmekte, 𝑉𝑦 gerilimi
-1 Volttan 1 Volta 0.4 Volt adımlarla Şekil 3.4’teki gibi SPICE çizimi ve komutlarıyla
uygulanmıştır.

Şekil 3.4: DC analizi yapılacak çarpıcı devre şeması.

 20

Akım

Gerilim

Şekil 3.5: Vx ’in değişimiyle Iout çıkış akımı gösterimi Vy parametrik.

Yukarıdaki şekilden de görüldüğü üzere çarpıcı dört bölgeli ve simetrik olarak çalışmaktadır.
X ve Y gerilimleri arttıkça çıkış akımı artmaktadır.

𝑉𝑦 ’nin değişimiyle 𝐼𝑜𝑢𝑡 çıkış akımını 𝑉𝑥 ’i parametrik olarak çizdirdiğimizde Şekil 3.6’yı elde
etmekteyiz. Burada 𝑉𝑦 , -1 Volt ile 1 Volt arasında 1 milivolt aralıkla değişmekte, 𝑉𝑥 gerilimi
-1 Volttan 1 Volta 0.4 Volt adımlarla uygulandığında çıkış Şekil 3.6’dakı gibi olmaktadır.
 21

Akım

Gerilim

Şekil 3.6: Vy’in değişimiyle Iout çıkış akımı gösterimi Vx parametrik.

Yukarıdaki şekilden de görüldüğü üzere çarpıcı dört bölgeli ve simetrik olarak çalışmaktadır.
X ve Y gerilimleri arttıkça çıkış akımı artmaktadır.

Devrenin frekans cevabını incelemek istediğimizde simülasyon yapılan devrenin ve simülasyon

parametrelerinin gösterimi Şekil 3.7’de verilmektedir.
 22

Şekil 3.7: Frekans cevabı incelenecek çarpıcı devre şeması.

Kazanç

Frekans

Şekil 3.8: X girişinin Frekans Cevabı.

X girişinden 458 MHz değerine kadar frekansta olan işaretler uygulanabilir, yani X girişinin
band genişliği 458 MHz’dir.
 23

Kazanç

Frekans

Şekil 3.9: Y girişinin Frekans Cevabı.

Y girişinden 455 MHz değerine kadar frekansta olan işaretler uygulanabilir, yani Y girişinin
band genişliği 455 MHz’dir

X ve Y girişlerine Tablo 3.2’deki işaretler uygulanmıştır. İşaretlerin uygulandığı devre ve

uygulanan değerlerin SPICE programında gösterimi Şekil 3.10’da verilmiştir.

Tablo 3.2: X ve Y İşaretleri.

İşaret Genlik (Tepeden Tepeye) Frekans

𝑉𝑥 1V 100 kHz

𝑉𝑦 1V 10 MHz
 24

Şekil 3.10: İşaretlerin Çarpımının devre şeması.

Şekil 3.11’de çarpıcı devrenin girişine uygulanan işaretlerin gösterimi verilmektedir.
Gerilim

Zaman

Şekil 3.11: X ve Y İşaretleri.

 25

Şekil 3.12’de çarpıcı devreye X ve Y işaretlerinin uygulanması sonucundaki çıkış işareti

verilmiştir. Çıkış işareti akım türündendir. X ve Y uçlarından uygulanan işaret çarpılarak çıkışa
yansımaktadır. Çıkışa direnç bağlanarak akım değeri gerilime çevrilebilir. Şekil 3.12’de
görüldüğü üzere çarpıcı devrenin çıkışı girişe uygulanan işaretleri çarparak çıkış vermektedir.
Akım

Zaman

Şekil 3.12: Çarpıcı Devrenin Çıkış İşareti.

Simülasyonu yapılan devreye ait sonuçlar tablo halinde Tablo 3.3’te verilmiştir.

Tablo 3.3: Geleneksel Çarpıcı Simülasyon Sonuçları.

Parametre Değer

Besleme Gerilimi (V) 2V

Band Genişliği 450 Mhz

Güç Tüketimi 2,74 mW

3.2.2 Düşük Güçlü Yüksek Frekanslı Dört Bölgeli Analog Çarpıcı

Bu makalede, düşük güçlü yüksek frekanslı dört bölgeli çarpıcı yapısı ele alınmış. Önerilen
devre Şekil 3.13’da verilmiştir. [13,14]
 26

Şekil 3.13: Önerilen Çarpıcı Devre.

Önerilen çarpıcı devreye ait transistörlerin boyutları Tablo 3.4’de verilmiştir. [13]

Tablo 3.4: Önerilen Çarpıcı Devrenin Boyutları.

Transistörler Kanal Genişliği Kanal Uzunluğu Transistör
(μm) (μm) Tipi

𝑀1 , 𝑀2 , 𝑀3 ,𝑀4 7 0.35 PMOS

𝑀5 , 𝑀6 10 0.35 NMOS

𝑀7 , 𝑀8 , 𝑀9 , 𝑀10 , 𝑀11 , 𝑀12 , 𝑀13 , 𝑀14 10 0.35 NMOS

𝑉1’in değişimiyle 𝑉𝑜𝑢𝑡 çıkış gerilimi 𝑉2’yi parametrik olarak çizdirdiğimizde Şekil 3.15’te elde
etmekteyiz. Burada 𝑉1 , -1 Volt ile 1 Volt arasında 1 milivolt aralıkla değişmekte, 𝑉2 gerilimi
-1 Volttan 1 Volta 0.4 Volt adımlarla Şekil 3.14’teki gibi SPICE çizimi ve komutlarıyla
uygulanmıştır.
 27

VDD

+
M7 M1 M3 M11 M14
V1 M2 M4
M10
-

VO+ VO-

M5 M6
+
V2 M8 M9 M12 M13

VSS

V1+ V2+ VDD VSS

.include t5bp_3_mm_epl-params.txt
V1 V2 VDD VSS .step param V2 -0.2 0.2 0.2
AC 0.1 1.2V 0 .dc V1 -0.4 0.4 1mV
V1- V 2-

Şekil 3.14: DC analizi yapılacak çarpıcı devre şeması.

 28

Gerilim

Gerilim

Şekil 3.15: V1 ’in değişimiyle Vout çıkış gerilimi gösterimi V2 parametrik.

Şekil 3.15’ten görüldüğü üzere çarpıcı dört bölgeli ve simetrik olarak çalışmaktadır. X ve Y
gerilimleri arttıkça çıkış gerilimi artmaktadır.

𝑉2’nin değişimiyle 𝑉𝑜𝑢𝑡 çıkış gerilimi 𝑉1’i parametrik olarak çizdirdiğimizde Şekil 3.16’yı elde
etmekteyiz. Burada 𝑉2 , -1 Volt ile 1 Volt arasında 1 milivolt aralıkla değişmekte, 𝑉1 gerilimi -
1 Volttan 1 Volta 0.4 Volt adımlarla uygulandığında çıkış Şekil 3.16’daki gibi olmaktadır.
 29

Gerilim

Gerilim

Şekil 3.16: V2 ’nin değişimiyle Vout çıkış gerilimi gösterimi V1 parametrik.

Devrenin frekans cevabını incelemek istediğimizde simülasyon yapılan devrenn ve simülasyon

parametrelerinin gösterimi Şekil 3.17’de verilmektedir.
 30

VDD

+
M7 M1 M3 M11 M14
V1 M2 M4
M10
-

VO+ VO-

M5 M6
+
V2 M8 M9 M12 M13

VSS
.include t5bp_3_mm_epl-params.txt
V1+ V2+ VDD VSS .ac oct 100 1k 1000g

V1 V2 VDD VSS
AC 1 0.1V 1.2V 0
V1- V 2-

Şekil 3.17: Frekans cevabı incelenecek çarpıcı devre şeması.

Devrenin frekans cevabını incelediğimizde, birinci girişin frekans cevabı Şekil 3.18’de, ikinci
girişin frekans cevabı Şekil 3.19’da verilmiştir..
 31

Kazanç

Frekans

Şekil 3.18: Birinci girişin frekans cevabı.

Kazanç

Frekans

Şekil 3.19: İkinci girişin frekans cevabı.

Birinci girişin band genişliği 10 Ghz’e kadar olan işaretleri desteklediği Şekil 3.18’deki
grafikten görülmektedir. İkinci girişin band genişliği de 500 Mhz’e kadar olan işaretleri
desteklediği Şekil 3.19’daki grafikten görülmektedir.

Birinci ve ikinci girişlere Tablo 3.5’teki işaretler uygulanmıştır. İşaretlerin uygulandığı devre
ve uygulanan değerlerin SPICE programında gösterimi Şekil 3.20’de verilmiştir.
 32

Tablo 3.5: Birinci ve İkinci İşaretler.

İşaret Genlik (Tepeden Tepeye) Frekans

𝑉1 0.1V 1 GHz

𝑉2 0.2V 100 MHz

VDD

+
M7 M1 M3 M11 M14
V1 M2 M4
M10
-

VO+ VO-

M5 M6
+
V2 M8 M9 M12 M13

VSS

V1+ V2 + VDD VSS .include t5bp_3_mm_epl-params.txt

SINE(0 0.1 1g) SINE(0 0.2 100meg)
.tran 0 125n 100n 10p
V1 V2 VDD VSS
0.1V 1.2V 0
V1- V2-

Şekil 3.20: İşaretlerin Çarpımının devre şeması.

Şekil 3.21’de çarpıcı devrenin girişine uygulanan işaretlerin gösterimi verilmektedir.
 33

Gerilim

Zaman

Şekil 3.21: Birinci ve ikinci işaretler.

Şekil 3.22’de çarpıcı devreye birinci ve ikinci işaretlerin uygulanması sonucundaki çıkış işareti

verilmiştir. Çıkış işareti gerilim türündendir.

Gerilim

Zaman

Şekil 3.22: Çarpıcı Devrenin Çıkış İşareti.

Simülasyonu yapılan devreye ait sonuçlar Tablo 3.6’da verilmiştir.
 34

Tablo 3.6: Düşük Güçlü Yüksek Frekanslı Dört Bölgeli Analog Çarpıcı Simülasyon Sonuçları.
Parametre Değer

Besleme Gerilimi (V) 1.2 V

Band Genişliği 500 Mhz

Güç Tüketimi 4 μW
 35

4. BULGULAR

Bu bölümde, daha önceki bölümde yapmış olduğumuz çarpıcı devreler, DTMOS ile tasarlanıp
simülasyonları yapılacaktır. İki tane örnek devre üzerinden çalışma yapılmasının amacı, aynı
çarpıcının DTMOS teknolojisi ile yapıldığındaki farkların ispat edilmesidir.

4.1 DÖRT BÖLGELİ ANALOG ÇARPICININ DTMOS UYARLANMASI

Bölüm 3.2.1’de kullanılan çarpıcı devrenin DTMOS ile tasarımı yapılarak simülasyonları
yapılacaktır. Çarpma işaretinin uygulanacağı, giriş transistörleri özellikle DTMOS seçilmelidir.
Şekil 4.1’de önerilen devre verilmiştir. Transistör özellikleri de Tablo 4.1’de verilmiştir.

VDD
VX+

VX
M3 M4 M5 M6 AC 0.1

ISS3 VX-

10µA
+ VDD VSS
M7 M8 M9 M10 VX VDD VSS
+
- IOUT
Vy M1 M2
- 0
ISS1 ISS2 0.2 -0.2
Vy+ 10µA 10µA

Vy

Vy- M11 M12

VSS

Şekil 4.1: DTMOS Geleneksel Çarpıcı Devre.

Tablo 4.1: Gelenek Çarpıcı Transistör Boyutları.

MOSFET Kanal Genişliği (μm) Kanal Uzunluğu (μm) Transistör

𝑀1 , 𝑀2 , 𝑀7 , 𝑀8 , 𝑀9 , 𝑀10 200 5 P DTMOS

𝑀3 ,𝑀4 , 𝑀5 , 𝑀6 25 10 P DTMOS

𝑀11 , 𝑀12 120 5 NMOS

 36

𝑉𝑥 ’in değişimiyle 𝐼𝑜𝑢𝑡 çıkış akımını 𝑉𝑦 ’yi parametrik olarak çizdirdiğimizde Şekil 4.3’ü elde
etmekteyiz. Burada 𝑉𝑥 , -0.2 Volt ile 0.2 Volt arasında 1 milivolt aralıkla değişmekte, 𝑉𝑦 gerilimi
-0.2 Volttan 0.2 Volta 0.05 Volt adımlarla Şekil 4.2’deki gibi SPICE çizimi ve komutlarıyla
uygulanmıştır.

VDD
VX+

VX
M3 M4 M5 M6 AC 0.1

ISS3 VX-

10µA
+
M7 M8 M9 M10 VX
+
- IOUT VDD VSS
Vy M1 M2
- 0
ISS1 ISS2
Vy+ 10µA 10µA

Vy

Vy- M11 M12

VSS
.include t5bp_3_mm_epi-params.txt
.step param Y -0.2 0.2 0.05
.dc VX -0.2 0.2 1mV

Şekil 4.2: DC analizi yapılacak çarpıcı devre şeması.

 37

Akım

Gerilim

Şekil 4.3: Vx ’in değişimiyle Iout çıkış akımı gösterimi Vy parametrik.

Yukarıdaki şekilden de görüldüğü üzere çarpıcı dört bölgeli ve simetrik olarak çalışmaktadır.
X ve Y gerilimleri arttıkça çıkış akımı artmaktadır.

𝑉2’nin değişimiyle 𝑉𝑜𝑢𝑡 çıkış gerilimi 𝑉1’i parametrik olarak çizdirdiğimizde Şekil 3.16’yı elde
etmekteyiz. Burada 𝑉2 , -0.2 Volt ile 0.2 Volt arasında 1 milivolt aralıkla değişmekte, 𝑉1 gerilimi
-0.2 Volttan 0.2 Volta 0.05 Volt adımlarla uygulanmaktadır.
 38

Akım

Gerilim

Şekil 4.4: Vy’in değişimiyle Iout çıkış akımı gösterimi Vx parametrik.

Devrenin frekans cevabını incelemek istediğimizde simülasyon yapılan devrenin ve simülasyon
parametrelerinin gösterimi Şekil 4.5’te verilmektedir.

VDD
VX+

VX
M3 M4 M5 M6 0.1

ISS3 VX-

10µA
+
M7 M8 M9 M10 VX VDD VSS
+
- IOUT
Vy M1 M2
- 0
ISS1 ISS2 0.2 -0.2
Vy+ 10µA 10µA
AC 0.1
Vy

Vy- M11 M12

VSS
.include t5bp_3_mm_epi-params.txt

.ac oct 100 1k 1meg

Şekil 4.5: Frekans cevabı incelenecek çarpıcı devre şeması.

 39

Devrenin frekans cevabını incelediğimizde, X girişinin frekans cevabı Şekil 4.6’da , Y girişinin
frekans cevabı Şekil 4.7’de verilmiştir.
Kazanç

Frekans

Şekil 4.6: X girişinin Frekans Cevabı.

Kazanç

Frekans

Şekil 4.7: Y girişinin Frekans Cevabı.

X girişinin band genişliği 390 kHz’e kadar olan işaretleri desteklediği Şekil 4.6’daki grafikten
görülmektedir. Y girişinin band genişliği de 400 kHz’e kadar olan işaretleri desteklediği Şekil
4.7’deki grafikten görülmektedir. X ve Y işareti olarak çarpıcı devreye Tablo 4.2’deki işaretler
 40

uygulanmıştır. İşaretlerin uygulandığı devre ve uygulanan değerlerin SPICE programında

gösterimi Şekil 4.8’de verilmiştir.

Tablo 4.2: X ve Y İşaretleri.

İşaret Genlik (Tepeden Tepeye) Frekans

𝑉𝑥 0.1V 1 kHz

𝑉𝑦 0.1V 100 kHz

VDD

VX+
SINE(0 0.1 100k)
M3 M4 M5 M6 VX
0.1
ISS3 VX-
10µA
+
M7 M8 M9 M10 VX
+
- IOUT
Vy M1 M2
- 0
ISS1 ISS2
Vy+ 10µA 10µA
SINE(0 0.1 1k)
Vy VDD VSS

Vy- M11 M12

0.2 -0.2

VSS
.include t5bp_3_mm_epi-params.txt

.tran 0 11m 10m 1u

Şekil 4.8: İşaretlerin Çarpımının devre şeması.

 41

Aşağıdaki Şekil 4.9’da çarpıcı devrenin girişine uygulanan işaretlerin gösterimi verilmektedir.
Gerilim

Zaman

Şekil 4.9: X ve Y işaretleri.

Şekil 4.10’da ise çıkış işareti verilmiştir. Çıkış işareti akım türündendir. X ve Y uçlarından
uygulanan işaret çarpılarak çıkışa yansımaktadır. Çıkışa direnç bağlanarak işaret gerilime
çevrilebilir. Görüldüğü üzere çarpıcı devrenin çıkışı, girişe uygulanan işaretleri çarparak çıkış
vermektedir.
Akım

Zaman

Şekil 4.10: Çıkış İşareti.

Simülasyonu yapılan devreye ait sonuçlar tablo halinde verilmiştir.
 42

Tablo 4.3: Geleneksel Çarpıcı Simülasyon Sonuçları.

Parametre Değer

Besleme Gerilimi (V) ∓0.2 V

Band Genişliği 390 kHz

Güç Tüketimi 457 uW

4.2 DÜŞÜK GÜÇLÜ YÜKSEK FREKANSLI ANALOG ÇARPICININ DTMOS

UYARLANMASI

Bölüm 3.2.2’de kullanılan çarpıcı devrenin DTMOS ile tasarımı yapılarak simülasyonları
yapılacaktır. Çarpma işaretinin uygulandığını Transistörler özellikle DTMOS seçilmelidir.
Şekil 4.11’de önerilen devre verilmiştir.

VDD

+
V1 M7 M1 M2 M3 M4 M11 M14
M10
-

V1+ V2+ VDD VSS

AC 0.1 VO + VO-
V1 V2
0.2 -0.2
V1- V2-

M5 M6
+
V2 M8 M9 M12 M13

VSS

Şekil 4.11: Önerilen Çarpıcı Devre.

Devreye ait transistörlerin boyutları Tablo 4.4’de verilmiştir.
 43

Tablo 4.4: Önerilen Çarpıcı Devredeki Transistör Boyutları

Transistör Kanal Genişliği Kanal Uzunluğu Tip
(μm) (μm)

𝑀1 , 𝑀2 , 𝑀3 ,𝑀4 300 2 P DTMOS

𝑀5 , 𝑀6 300 5 NMOS

𝑀7 , 𝑀10 , 𝑀11 , 𝑀14 100 2 P DTMOS

𝑀8 , 𝑀9 , 𝑀12 , 𝑀13 100 2 N DTMOS

𝑉1’in değişimiyle 𝑉𝑜𝑢𝑡 çıkış gerilimi 𝑉2’yi parametrik olarak çizdirdiğimizde Şekil 4.13’ü elde
etmekteyiz. Burada 𝑉1 , - 200 mV ile 200 mV arasında 1 milivolt aralıkla değişmekte, 𝑉2 gerilimi
-200 mV değerinden 200 mV değerine 0.05 Volt adımlarla Şekil 4.12’deki gibi SPICE çizimi
ve komutlarıyla uygulanmıştır.
 44

VDD

+
V1 M7 M1 M2 M3 M4 M11 M14
M10
-

VO+ VO-

M5 M6
+
V2 M8 M9 M12 M13

VSS

V1+ V2 + .include t5bp_3_mm_epl-params.txt

AC 0.1 VDD VSS .step param V2 -0.2 0.2 0.05
.dc V1 -0.2 0.2 1mV
V1 V2

V1- V2- 0.2 -0.2

Şekil 4.12: DC analizi yapılacak çarpıcı devre şeması.

 45

Gerilim

Gerilim

Şekil 4.13: V1 ’in değişimiyle Vout çıkış gerilimi gösterimi V2 parametrik.

Şekil 4.13’ten görüldüğü üzere çarpıcı dört bölgeli ve simetrik olarak çalışmaktadır. 1 ve 2
gerilimleri arttıkça çıkış gerilimi artmaktadır.

𝑉2’nin değişimiyle 𝑉𝑜𝑢𝑡 çıkış gerilimi 𝑉1’i parametrik olarak çizdirdiğimizde Şekil 4.14’ü elde
etmekteyiz. Burada 𝑉2 , - 200 mV ile 200 mV arasında 1 milivolt aralıkla değişmekte, 𝑉1 gerilimi
-200 mV değerinden ile 200 mV değerine 0.05 Volt adımlarla uygulanmaktadır.
 46

Gerilim

Gerilim

Şekil 4.14: V2 ’nin değişimiyle Vout çıkış gerilimi gösterimi V1 parametrik.

Devrenin frekans cevabını incelemek istediğimizde simülasyon yapılan devrenin ve simülasyon
parametrelerinin gösterimi Şekil 4.15’te verilmektedir.
 47

VDD

+
V1 M7 M1 M2 M3 M4 M11 M14
M10
-

VO+ VO-

M5 M6
+
V2 M8 M9 M12 M13

VSS

V1+ V2 +
AC 0.1 VDD VSS .include t5bp_3_mm_epl-params.txt
V1 V2 .ac oct 100 1k 10meg
1V
V1- V2- 0.2 -0.2

Şekil 4.15: Frekans cevabı incelenecek çarpıcı devre şeması.

Devrenin frekans cevabını incelediğimizde, birinci girişin frekans cevabı Şekil 4.16’da, ikinci
girişin frekans cevabı Şekil 4.17’de verilmiştir.
 48

Kazanç

Frekans

Şekil 4.16: Birinci girişin frekans cevabı.

Kazanç

Frekans

Şekil 4.17: İkinci girişin frekans cevabı.

Birinci girişin band genişliği 73 kHz’e kadar olan işaretleri desteklediği Şekil 4.16’daki
grafikten görülmektedir. İkinci girişin band genişliği de 10 kHz’e kadar olan işaretleri
desteklediği Şekil 4.17’de görülmektedir

Birinci ve ikinci girişlere Tablo 4.5’teki işaretler uygulanmıştır. İşaretlerin uygulandığı devre
ve uygulanan değerlerin SPICE programında gösterimi Şekil 4.18’de verilmiştir.
 49

Tablo 4.5: Birinci ve İkinci İşaretler.

İşaret Genlik (Tepeden Tepeye) Frekans

𝑉1 0.1V 30 kHz

𝑉2 0.05V 1 kHz

VDD

+
V1 M7 M1 M2 M3 M4 M11 M14
M10
-

VO+ VO-

M5 M6
+
V2 M8 M9 M12 M13

VSS

V1+ V2+
SINE(0 0.1 30k) SINE(0 0.05 1k) VDD VSS
V1 V2 .include t5bp_3_mm_epl-params.txt
.tran 0 3m 1m 100n
V1- V2 - 0.2 -0.2

Şekil 4.18: İşaretlerin Çarpımının devre şeması.

Şekil 4.19’da çarpıcı devrenin girişine uygulanan işaretlerin gösterimi verilmektedir.
 50

Gerilim

Zaman

Şekil 4.19: Birinci ve ikinci işaretler.

Şekil 4.20’de çarpıcı devreye birinci ve ikinci işaretlerinin uygulanması sonucundaki çıkış

işareti verilmiştir. Çıkış işareti gerilim türündendir.

Gerilim

Zaman

Şekil 4.20: Çarpıcı Devrenin Çıkış İşareti.

Simülasyonu yapılan devreye ait sonuçlar tablo halinde verilmiştir.
 51

Tablo 4.6: Çarpıcı Simülasyon Sonuçları.

Parametre Değer

Besleme Gerilimi (V) ± 0.2 V

Band Genişliği 100 kHz

Güç Tüketimi 1.4 nW

 52

5. TARTIŞMA VE SONUÇ

Bu çalışmada, düşük güç ve düşük gerilimle çalışan analog çarpıcı devre tasarımı
gerçekleştirilmiş ve bu devrelere ait simülasyonlar LT SPICE programı ile detaylı olarak
yapılmıştır.

Analog çarpıcı devrelerin düşük güç ve düşük gerilimle çalışmasının ispatlanması adına, ilk
olarak analog çarpıcı devrelerin MOS teknolojisi ile tasarlanan devreler simüle edilmiştir.
Ardından bu analog çarpıcı devreler Dinamik eşik gerilimli MOS (DTMOS) teknolojisi ile
tasarlanarak simülasyonları gerçekleştirilmiştir. DTMOS teknolojisi ile tasarımların
gerçekleştirilmesinin amacı, düşük güç ve düşük gerilimle analog çarpıcı devrenin çalışmasıdır.
Bu doğrultuda simülasyonlar gerçekleştirilerek, devreler ±0.2V besleme gerilimi değerleri
arasında çalıştırılmıştır. Bu sayede devrelerin güç tüketimi de düşürülerek düşük güç ve düşük
gerilimle tasarım hedefi gerçekleştirilmiştir. Aşağıda yapılan iki tasarım için parametreler ve
değerler karşılaştırılmalı olarak iki tablo halinde verilmiştir.

Tablo 5.1: Dört Bölgeli Analog Çarpıcı MOS ve DTMOS Teknolojisi ile Simülasyonu Yapılan Devreye
Ait Parametreler ve Simülasyon Sonuçları.
Parametre MOS Teknolojisi DTMOS Teknolojisi

Besleme Gerilimi 2V ∓0.2 V

Band Genişliği 450 Mhz 390 kHz

Güç Tüketimi 2,74 mW 457 µW

Tablo 5.2: Düşük Güçlü Yüksek Frekanslı Dört Bölgeli Analog Çarpıcı MOS ve DTMOS Teknolojisi
ile Simülasyonu Yapılan Devreye Ait Parametreler ve Simülasyon Sonuçları.
Parametre MOS Teknolojisi DTMOS Teknolojisi

Besleme Gerilimi 1.2 V ∓ 0.2 V

Band Genişliği 500 Mhz 100 kHz

Güç Tüketimi 4 μW 1.4 nW

MOS teknolojisi ve DTMOS teknolojisi ile yapılan analog çarpıcı devrelerin simülasyon
sonuçları sonucunda DTMOS teknolojisi ile düşük güç ve düşük gerilimle çalışma hedefi
 53

başarılmıştır. Bu çalışmaların sonucunda ödünleşim ( trade off) olarak DTMOS tasarımlarında

band genişliğinin azaldığı gözlemlenmiştir . Tasarlanan devrelerin kanal genişliği değeri
yüksek olduğundan DTMOS transistörlü tasarımlar daha geniş kırmık alanına sahiptir.
 54

KAYNAKLAR

[1]. Kuntman, H., 1997, Analog MOS Tümdevre Tekniği, İstanbul Teknik Üniversitesi
Kütüphanesi, İstanbul.

[2]. Razavi, B., 2011, Design of Analog CMOS Integrated Circuits, International Edition,
McGraw-Hill Series.

[3]. Assaderaghi, F., Parke, S. A., Sinitsky, D., Bokor, J., Ko, P. K., Hu, C., 1994, Dynamic
threshold-voltage MOSFET (DTMOS) for very low voltage operation, IEEE Electronic
Device Letters, 15(12), 510-512.

[4]. Assaderaghi, F., Sinitsky, D., Parke, S. A., Bokor, J., Ko, P. K., Hu, C., 1997, Dynamic
Thresold-Voltage MOSFER (DTMOS) for Ultra-Low Voltage VLSI, IEEE Transactions
on Electron Devices, Vol 44 No. 3, 414-422.

[5]. Niranjan,V. , Gupta, M., 2010, An Analytical model of the Bulk-DTMOS transistor,
Journal of Electron Devices, Vol. 8, 329-338.

[6]. Uygur, A.,2013, New possibilities in low-voltage analog circuit design using DTMOS
transistors, Doktora Tezi, İstanbul Teknik Üniversitesi Fen Bilimleri Enstitüsü.

[7]. Başak, M.E., Kaçar, F., 2016, Ultra-Low Voltage and Ultra-Low Power DTMOS Based
VDCC Design, ACTA PHYSICA POLONICA A, Vol 130 No. 1 , 223-225.

[8]. Başak, M.E., Kaçar, F., 2017, Ultra-Low Voltage VDBA Design by Using PMOS DTMOS
Transistors, Istanbul University – Journal of Electrical & Electronics Engineering (IU-
JEEE), Vol 17(2), 3463-3469.

[9]. Ugranlı, H.G., Yıldırım, M.,Kaçar, F., 2017, Design of low power DTMOS based FCS and
its notch filter application for ECG signals, International Journal of Computational and
Experimental Science and Engineering (IJCESEN), Vol 3-No. 1, 29-32.

[10]. Yıldırım, M., Ugranlı, H.G., Kaçar, F., 2016, Low Voltage Low Power DTMOS - CDTA
Filter Design Using for Biomedical Signal Processing Applications, International
Journal of Computational and Experimental Science and Engineering (IJCESEN),
Vol 2 No.2 , 6-9.

[11]. Keleş, S., Kuntman, H.H., 2011, Four Quadrant FGMOS Analog Multiplier, Turk J Elec
Eng & Comp Sci, Vol 19 No:2, 291-301.

[12]. Naderi, A., Khoei, A., Hadidi, K., Ghasemzadeg, H., 2009, A new high speed and low
power four- quadrant CMOS analog multiplier in current mode, International Journal of
Electronics and Communications, 63, 769-775.

[13]. Aleshams, M., Shahsavandi, A., 2011, A Low Power High Frequency CMOS RF Four
Quadrant Analog Mixer, World Academy of Science Engineering and Technology, Vol 5,
135-137.
 55

[14]. Myderrizi, I., Minaei, S., Yüce, E., 2011, CCII+ based fully CMOS four-quadrant
multiplier, 24th Canadian Conference, 8-11 May 2011 Niagara Falls on Canada, IEEE
Electrical and Computer Engineering (CCECE), 759-762.
 56

ÖZGEÇMİŞ

Kişisel Bilgiler
Adı Soyadı Yunus TUZANE
Doğum Yeri Niğde
Doğum Tarihi 25.11.1991
Uyruğu  T.C.  Diğer:
Telefon 0554 810 9222
E-Posta Adresi yunustuzane@hotmail.com
Web Adresi

Eğitim Bilgileri
Lisans
Üniversite İstanbul Üniversitesi
Fakülte Mühendislik Fakültesi
Bölümü Elektrik Elektronik Mühendisliği
Mezuniyet Yılı 27.06.2013

Yüksek Lisans
Üniversite İstanbul Üniversitesi
Enstitü Adı Fen Bilimleri Enstitüsü
Anabilim Dalı Elektrik Elektronik Mühendisliği
Programı Elektrik Elektronik Mühendisliği
Mezuniyet Tarihi 17.01.2018