TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP

KHOA ĐIỆN TỬ
BỘ MÔN. KỸ THUẬT ĐIỆN TỬ

BÀI TẬP NỘP SỐ 1

THIẾT KẾ MẠCH TÍCH HỢP SỐ

Sinh viên: Nguyễn Trường Giang

Lớp:
Giáo viên giảng dạy: TS. Nguyễn Phương Huy

Thái Nguyên – 2021

 NHẬN XÉT CỦA GIÁO VIÊN
................................................................................................................................................................................................................................

................................................................................................................................................................................................................................

................................................................................................................................................................................................................................

................................................................................................................................................................................................................................

................................................................................................................................................................................................................................

Thái Nguyên, ngày…tháng…năm 2021

GIÁO VIÊN
(Ký ghi rõ họ tên)
 CHƯƠNG 1 BÀI TẬP SỐ 1

Đề bài:

Cho một hệ thống giám sát nhiệt độ được mô tả trong Hình 1. Trong đó, cảm biến
nhiệt độ hoạt động trong dải từ 0℃ đến 120℃ được đưa qua bộ biến đổi ADC 4 bit
(ký hiệu là x 3 x 2 x 1 x 0) và đưa vào khối điều khiển (Đầu ra của khối điều khiển ký hiệu
là F). Đèn hiển thị sẽ sáng khi nhiệt độ nằm trong dải (0 ℃−50 ℃).

Cảm biến
nhiệt độ

ADC (4 bit)

Khối điều khiển

Đèn hiển thị

Hình 1. Sơ đồ khối hệ thống giám sát nhiệt độ

Với sai số cho phép là 4oC, Hãy thiết kế mạch điện tử thực hiện khối điều khiển
theo các cách thức sau đây:
1) Lập bảng chân lý mô tả hàm F?
2) Biểu diễn F dưới dạng chuẩn tắc tuyển?
3) Biểu diễn F dưới dạng chuẩn tắc hội?
4) Tối giản F theo phương pháp bìa Cácnô dạng tuyển?
5) Tối giản F theo phương pháp bìa Cácnô dạng hội?
6) So sánh kết quả của ý 4 và 5 với kết quả thực thi trên phần mềm Logisim hoặc
Multisim?
7) Thực hiện F dùng các cổng logic AND, OR hai đầu vào và NOT?

1
8) Thực hiện F dùng các cổng NAND hai đầu vào?
9) So sánh kết quả của ý 7 và 8 với kết quả thực thi trên phần mềm Logisim hoặc
Multisim?
10)Thực hiện F dùng các cổng NOR hai đầu vào?
11)Thực hiện F dùng bộ giải mã 4 to 16, vẽ sơ đồ mạch cụ thể với IC 74154, mô
phỏng thiết kế trên Proteus hoặc Multisim?
12)Thực hiện F dùng bộ ghép kênh MUX 16:1, vẽ sơ đồ mạch cụ thể với IC
74150, mô phỏng thiết kế trên Proteus hoặc Multisim?
13)Thực hiện F dùng bộ ghép kênh MUX 8:1, vẽ sơ đồ mạch cụ thể với IC 74151,
mô phỏng thiết kế trên Proteus hoặc Multisim?
14)Viết chương trình VHDL thực hiện hàm F theo kiến trúc Dataflow
 Sử dụng lệnh gán tín hiệu đồng thời?
 Sử dụng lệnh gán tín hiệu dựa trên điều kiện (When..else)?
 Sử dụng lệnh gán tín hiệu dựa trên biểu thức lựa chọn (With..select)?
15)Viết chương trình VHDL thực hiện hàm F theo kiến trúc Behavior
 Sử dụng lệnh gán biến?
 Sử dụng cấu trúc lệnh IF - THEN?
 Sử dụng cấu trúc lệnh CASE-WHEN?
16)Viết chương trình VHDL thực hiện hàm F theo kiến trúc Structural với các
component là các phần tử AND và OR?
17)Mô phỏng và chứng minh tính đúng đắn của mạch thiết kế trong phần 1,2,3 trên
phần mềm Modelsim?

2
Bài làm:

1) Lập bảng chân lý cho hàm F.

Sai số cho phép là 40C nên bộ ADC có bước lượng tử là 80C. Vì vậy, với yêu cầu
đề bài đèn hiển thị sẽ sáng (tương ứng với đầu ra F ở trạng thái 1) khi nhiệt độ nằm
trong dải (4 6o C−10 20 C ) ta có bảng chân lý mô tả hàm F như sau:

Giá trị đầu ra

của bộ ADC
Mức nhiệt
X X X X F
độ (0C)
3 2 1 0

0 0 0 0 0 1
0 0 0 1 8 1
0 0 1 0 16 1
0 0 1 1 24 1
0 1 0 0 32 1
0 1 0 1 40 1
0 1 1 0 48 1
0 1 1 1 56 0
1 0 0 0 64 0
1 0 0 1 72 0
1 0 1 0 80 0
1 0 1 1 88 0
1 1 0 0 96 0
1 1 0 1 104 0
1 1 1 0 112 0
1 1 1 1 120 0

2) Biểu diễn hàm F dưới dạng chuẩn tắc tuyển

Từ bảng chân lý, ta có thể biểu diễn hàm logic F theo dạng chuẩn tắc tuyển như
sau: F ¿

3
 3) Biểu diễn hàm F dưới dạng chuẩn tắc hội

Cũng từ bảng chân lý, ta có dạng chuẩn tắc hội của hàm logic F là:

F ¿ ( x 3 + x 2+ x 1 + x 0 ¿

4) Tối giản hóa hàm F (dạng tuyển) bằng phương pháp bìa Cácnô.

Bảng Karnaugh chứa các giá trị của hàm F được minh họa trong Hình 1 -1. Dựa
trên sự phân bố của các vị trí 1 và x, ta có thể thấy có ba nhóm rút gọn cho hàm F theo
dạng tổng của các tích.

Hình 1-1. Bảng Karnaugh cho hàm F theo dạng tuyển

Do vậy, từ bảng Cacno ta thu được hàm tối giản như sau: F=x 3 x 2 + x 3 x 1+ x3 x 2 x 1

5) Tối giản F theo phương pháp bìa Cácnô dạng hội?

Bảng Karnaugh chứa các giá trị của hàm F được minh họa trong Hình 1 -2. Dựa
trên sự phân bố của các vị trí 1 và x, ta có thể thấy có hai nhóm rút gọn cho hàm F theo
dạng tích của các tổng (dạng hội)

4
 Hình 1-2: Bảng Karnaugh cho hàm F theo dạng hội

Vậy F=( x 3 + x 2) ( x 3 + x 1 )( x 3 + x 2 + x1 )
6) So sánh kết quả của ý 4 và ý 5 với kết quả thực thi trên phần mềm Logisim?

Hình 1-3. Kết quả tối giản hàm F trên phần mềm Logisim dạng tuyển

Hình 1-4. Kết quả tối giản hàm F trên phần mềm Karnaugh map solver dạng hội

5
 Hình 1 -3 minh họa kết quả tối giản hàm F khi thực hiện trên phần mềm
Logisim dạng tuyển, Hình 1 -4 minh họa kết quả tối giản hàm F khi thực hiện trên
phần mềm Karnaugh map solver dạng hội. Kết quả này khớp với kết quả trong ý 4 và
ý 5 (Khi thực hiện tối giản theo cách thức thủ công thông thường.)

7) Thực hiện F dùng các cổng logic AND, OR hai đầu vào và NOT?

Từ biểu thức tối giản của hàm F dưới dạng tổng các tích là F=x 3 x 2 + x 3 x 1+ x3 x 2 x 1
ta thu được sơ đồ logic thực hiện hàm F sử dụng các cổng logic cơ bản hai đầu vào
như trong Hình 1 -5.

Hình 1-5. Thực hiện hàm F dùng các cổng logic cơ bản hai đầu vào

8) Xây dựng mạch logic thực hiện hàm F chỉ dùng phần tử NAND 2 đầu vào.

Áp dụng định lý Demorgan cho hàm F tối giản dưới dạng tuyển ta có:

F=x 3 x 2 + x 3 x 1+ x3 x 2 x 1=x 3 x 2 + x 3 x 1 + x 3 x 2 x 1=. x 3 x 2 x1 x 3 x 2 . x 3 x 1

Từ đó, ta thu được sơ đồ logic thực hiện hàm F dùng phần tử NAND hai đầu vào
được mô tả trong Hình 1 -6

Hình 1-6. Thực hiện hàm F dùng cổng NAND hai đầu vào

6
9) So sánh kết quả của ý 7 và ý 8 với kết quả thực thi trên phần mềm Logisim?

Hình 1 -7 minh họa kết quả tự động thực hiện hàm F sử dụng các cổng logic cơ
bản hai đầu vào trên phần mềm Logisim, Hình 1 -8 minh họa kết quả tự động thực
hiện hàm F dùng NAND hai đầu vào trên phần mềm Logisim. Kết quả này khớp với
kết quả trong ý 7 và ý 8. Như vậy, có thể thấy Logisim là một công cụ rất tốt cho việc
hỗ trợ thiết kế logic tự động.

Hình 1-7: Thực hiện hàm F dùng các cổng logic cơ bản hai đầu vào

trên phần mềm Logisim

Hình 1-8. Thực hiện hàm F dùng cổng NAND hai đầu vào trên phần mềm Logisim

10) Thực hiện F dùng các cổng NOR hai đầu vào?

Áp dụng định lý Demorgan cho hàm F tối giản dạng hội ta có:

F=( x 3 + x 2) ( x 3 + x 1 )( x 3 + x 2 + x1 ) =( x 3 + x 2) + ( x3 + x 1 ) + ( x 3 + x 2+ x1 )

Từ đó, ta thu được sơ đồ logic thực hiện hàm F dùng phần tử NOR hai đầu vào
được mô tả trong Hình 1 -9

7
 Hình 1 -6

Hình 1-9. Thực hiện hàm F dùng cổng NOR hai đầu vào

11) Thực hiện F dùng bộ giải mã 4 to 16, vẽ sơ đồ mạch cụ thể với IC 74154?

Y15
X3=I3
Y14
X2=I2 Mạch Y13
giải mã 4
X1=I to 16
1
X0=I0
Y0

Hình 1-10. Sơ đồ khối mạch giải mã 4 to 16Sơ đồ khối của bộ giải mã 4 to 16 được
mô tả trong Hình 1 -10. Trong đó, một số đầu ra có thể được biểu diễn như sau:
Y 15=x 3 x 2 x1 x 0; Y 14 =x 3 x 2 x 1 x 0;Y 13=x 3 x 2 x1 x 0;…..; Y 0= x3 x 2 x 1 x 0

Mặt khác ta lại có:

F¿

Vì vậy, nếu thực hiện mạch bằng bộ giải mã 4 to 16, ta có thể đấu nối theo sơ đồ
trong Hình 1 -11.

8
 Y15
Y14
Y13
Y12
Y11
X3
Y10
Y9
X2 Y8
Y7
X1
Y6
Y5
X0
Y4
Y3
Y2
Y1
Y0

BinaryDecoder

Hình 1-11. Thực hiện hàm F bằng mạch giải mã 4 to 16

Hình 1-12. Sơ đồ chân và bảng trạng thái của IC giải mã 74154

9
 Hình 1 -12 mô tả sơ đồ chân và bảng trạng thái của IC 74154. Đây là IC thực
hiện chức năng giải mã 4 to 16. Tuy nhiên, các chân của IC 74154 đầu ra của IC này
tác động ở mức tích cực thấp. Theo đó, một số đầu ra có thể được biểu diễn như sau:

Y 15=x 3 x 2 x1 x 0; Y 14 =x 3 x 2 x 1 x 0;Y 13=x 3 x 2 x1 x 0;…..; Y 0= x3 x 2 x 1 x 0

Chính vì thế, để tổng hợp hàm F, các đầu ra tương ứng cần phải đi qua cổng đảo
hoặc dùng cổng logic NAND thay vì OR như trong Hình 1 -11. Kết quả được thể
hiện trong Hình 1 -13, ở đây, chúng ta sử dụng thêm IC 74133 (NAND 13 đầu vào)

Hình 1-13. Thực hiện mạch bằng IC giải mã 74154 trên phần mềm multisim

12) Thực hiện F dùng bộ ghép kênh MUX 16:1, vẽ sơ đồ mạch cụ thể với IC
74150?
Sơ đồ khối của bộ ghép 16:1 được mô tả trong Hình 1 -14. Trong đó, các đầu
vào là từ I0 đến I15. Đầu ra F có thể được biểu diễn như sau:
F=S3 S 2 S1 S 0 I 15 +S 3 S 2 S1 S 0 I 14 +S 3 S 2 S1 S 0 I 13 + S 3 S2 S 1 S 0 I 12+........+ S3 S 2 S 1 S0 I 0

I0

I1 Mux
F
16:1
10 Z
I14
 S0 S1 S2 S3

Hình 1-14. Sơ đồ khối bộ ghép kênh 16:1

Mặt khác ta lại có:

F¿
Vì vậy, nếu thực hiện mạch bằng bộ giải mã 4 to 16, ta có thể đấu nối theo sơ đồ
trong Hình 1 -15
I15
0
I14
0 I13
1 I12
1 I11
I10
1
I9
1
I8
1
I7
1 MUX 16:1
I6
1 I5 F
1 I4
0 I3
0 I2
0 I1
0 I0
0
0

a b c d
Hình 1-15. Thực hiện hàm F bằng mạch ghép kênh 16:1

11
 Hình 1 -16 mô tả sơ đồ chân và bảng trạng thái của IC 74150. Dựa trên sơ đồ
này, ta có thể vẽ mạch thực hiện hàm F dùng IC 74150 trên phần mềm Multisim như
trong Hình 1 -17 (Chú ý đầu ra ở chân 10 là đảo của đầu vào)

Hình 1-16. Sơ đồ chân của IC 74150

Hình 1-17. Thực hiện mạch bằng IC MUX 16:1 (74150) trên phần mềm multisim

12
13) Thực hiện F dùng bộ ghép kênh MUX 8:1, vẽ sơ đồ mạch cụ thể với IC
74151?

Hình 1-18. Thực hiện hàm F bằng mạch ghép kênh 8:1

Hình 1-19. Sơ đồ chân của IC 74151

Hình 1 -19Hình 1 -16 mô tả sơ đồ chân và bảng trạng thái của IC 74151. Dựa
trên sơ đồ này, ta có thể vẽ mạch thực hiện hàm F dùng IC 74151 trên phần mềm
Multisim như trong Hình 1 -20
Hình 1 -18 minh họa việc thực hiện hàm F sử dụng bộ MUX 8:1. Do MUX 8:1
chỉ ghép kênh 8 đầu vào theo sự điều khiển của ba bit chọn S2, S1, S0 nên ta thực hiện
nối các đầu vào x3, x2, x1 tương ứng với S2, S1, S0. Tùy thuộc vào bảng thật của hàm S
mà các chân vào In sẽ nhận các giá trị khác nhau. Ví dụ, hai hàng đầu tiến tương ứng

13
với x3, x2, x1 =000 (Chọn I0). So sánh giữa F và x0 ta phải có F=0. Thực hiện tương tự
cho hai hàng liên tục kế tiếp trong bảng thật cho đến cuối cùng ta thu được kết quả.

Hình 1-20. Thực hiện mạch bằng IC MUX 8:1 (74151) trên phần mềm multisim

14