Горбань Ю. В.

, КІ-18
Лабораторна робота № 8
Тема: Моделювання змішаних систем.
Мета роботи: Закріпити навички роботи з мовою опису апаратури (змішане
аналогово-цифрове моделювання) VHDL-AMS.

Порядок виконання роботи

1) Розглянути приклад моделювання діодного мосту

2) На виході діодного мосту підключити наступні ланцюги у якості
навантаження: послідовне з’єднання RC елементів;
3) Виконати моделювання, проаналізувати часову діаграму.
4) Розглянути приклад схеми, що містить генератор імпульсів та
дискретно-аналоговий перетворювач
5) У якості навантаження підключити до схеми із п.4 ланцюг із п.2.
Розробити програми для моделювання, порівняти отримані діаграми.

Хід роботи
2.
LIBRARY DISCIPLINES;
LIBRARY IEEE;

USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
USE IEEE.MATH_REAL.ALL;

ENTITY Diode_ideal_Bridge IS
END;

ARCHITECTURE behav OF Diode_ideal_Bridge IS

TERMINAL n1,n2,n3, p: ELECTRICAL;
QUANTITY v_in ACROSS i_out THROUGH n2 TO n3;

QUANTITY u_d1 ACROSS i_d1 THROUGH n2 TO n1;

QUANTITY u_d2 ACROSS i_d2 THROUGH n3 TO n1;
QUANTITY u_d3 ACROSS i_d3 THROUGH electrical_ground TO n3;
QUANTITY u_d4 ACROSS i_d4 THROUGH electrical_ground TO n2;

QUANTITY u_r1000 ACROSS i_r1000 THROUGH n1 TO p;

QUANTITY u_c ACROSS i_c THROUGH p TO electrical_ground;

BEGIN
v_in==1000.0 * sin (314.0 * now * 10.0);

i_r1000 == u_r1000/100.0;

i_c==1.0e-6 * u_c'dot;
 Горбань Ю. В., КІ-18

IF v_in > 0.00 USE

u_d2 == 0.0;
u_d4 == 0.0;
ELSE
i_d2 == 0.0;
i_d4 == 0.0;
END USE;

IF v_in <= 0.00 USE

u_d1 == 0.0;
u_d3 == 0.0;
ELSE
i_d1 == 0.0;
i_d3 == 0.0;
END USE;
END;

Рисунок 8.1 – Часова діаграма

LIBRARY DISCIPLINES;
USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
ENTITY resistor IS
GENERIC (val : REAL);
PORT (TERMINAL p,m : ELECTRICAL);
END resistor;

ARCHITECTURE behav OF resistor IS

QUANTITY u_r ACROSS i_r THROUGH p TO m;
BEGIN
i_r == u_r/val;
END behav;

LIBRARY DISCIPLINES;
USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;

ENTITY Capacitance IS
GENERIC (val : REAL);
PORT (TERMINAL p,m : ELECTRICAL);
END;

ARCHITECTURE behav OF Capacitance IS

QUANTITY u_c ACROSS i_c THROUGH p TO m;
BEGIN
i_c==val * u_c'dot;
END;
 Горбань Ю. В., КІ-18

LIBRARY DISCIPLINES;
USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;

ENTITY RC IS
PORT(TERMINAL p,m: ELECTRICAL);
END;

ARCHITECTURE behav OF RC IS
TERMINAL n : ELECTRICAL;
BEGIN
R1: ENTITY resistor (behav) GENERIC MAP (val => 1000.0 )
PORT MAP (p,n);
C1: ENTITY Capacitance (behav) GENERIC MAP (val => 1.0e-6 )
PORT MAP (n,m);
END;

LIBRARY DISCIPLINES;
LIBRARY IEEE;

USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
USE IEEE.MATH_REAL.ALL;

ENTITY FlipFlop IS
PORT(SIGNAL output: out bit);
END;

ARCHITECTURE behav OF FlipFlop IS

SIGNAL a,b,c,d: bit;
BEGIN
a<= TRANSPORT '1' AFTER 0.5 ms,
'0' AFTER 0.7 ms,
'1' AFTER 1.0 ms,
'0' AFTER 1.8 ms,
'1' AFTER 2.5 ms,
'0' AFTER 3.5 ms,
'1' AFTER 3.7 ms,
'0' AFTER 3.8 ms;

output<=a;
END;

LIBRARY DISCIPLINES;
LIBRARY IEEE;

USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
USE IEEE.MATH_REAL.ALL;

ENTITY da_convertor IS
PORT(TERMINAL p,m: ELECTRICAL;SIGNAL input: in bit);
 Горбань Ю. В., КІ-18
END;
ARCHITECTURE behav OF da_convertor IS
QUANTITY v_in ACROSS i_out THROUGH p TO m;
BEGIN
IF (input='0') USE
v_in == -2.0;
ELSE
v_in == 2.0;
END USE;

END;

LIBRARY DISCIPLINES;
LIBRARY IEEE;

USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
USE IEEE.MATH_REAL.ALL;

ENTITY bench IS
END;

ARCHITECTURE behav OF bench IS

TERMINAL n1 : ELECTRICAL;
SIGNAL S1 : bit;
BEGIN
RC1: ENTITY RC (behav) PORT MAP
(n1,electrical_ground);
DA1: ENTITY da_convertor (behav) PORT MAP
(n1,electrical_ground,S1);
FF1: ENTITY FlipFlop (behav) PORT MAP (S1);
END;

Рисунок 8.2 – Часова діаграма

Висновок: в ході лабораторної роботи було закріплено навички роботи із

мовою опису апаратного забезпечення VHDL-AMS.
Горбань Ю. В., КІ-18