‫جامعة تشرٌن‬

‫كلٌة الهندسة المٌكانٌكٌة والكهربائٌة‬

‫هندسة المٌكاترونٌك‬
‫السنة الثانٌة‬
‫دارات منطقٌة‬
‫المحاضرة الثامنة‬

‫مدرس المقرر‪ :‬د‪ .‬زٌاد نعمان‬

‫ّ‬
‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪1‬‬
 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫الماسك (‪ )D‬المتزامن (‪:)The Gated D Latch‬‬ ‫‪.C‬‬
‫نوع من أنواع الماسكات التزامنٌة‪.‬‬ ‫•‬
‫هو عبارة عن ماسك (‪ )S-R‬متزامن تم فٌه ربط المداخل ‪ S-R‬بدخل واحد‬ ‫•‬
‫‪ D‬باستخدام بوابة النفً (‪ )NOT‬أي أنه له دخل وحٌد واشارة التزامن‬
‫ٌمكن الحصول على الماسك المتزامن ‪ D‬من الماسك (‪ )S-R‬بعد وصل‬ ‫•‬
‫الدخل ‪ S‬بالدخل ‪ D‬ووصل ‪ R‬بمتمم ‪D‬‬
‫الرمز المنطقً ومخطط الدارة للماسك ‪ D‬التزامنً موضح بالشكل التالً‪:‬‬ ‫•‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪2‬‬

 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫• جدول الحقٌقة لدارة الماسك هذه ٌمكن أن تكون كما فً الشكل التالً‪:‬‬

‫• المخطط الزمنً لخرج الماسك ‪ D‬التزامنً موضح بالشكل أسفلا‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪3‬‬

 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫‪ .2‬القالبات (‪:)Flip-Flops‬‬
‫• القلبات هً أجهزة ثنائٌة االستقرار متزامنة (‪)Synchronous Bistable Devices‬‬
‫• القلب هوماسك متحكم به عن طرٌق نبضات التزامن حٌث ال ٌتغٌر حسب‬
‫اشارات الدخل إال عند حافة مولد نبضات الساعة فقط (”‪)CLOCK”CLK‬‬

‫‪ .A‬القالب ‪:)The D Flip-Flop( D‬‬

‫• الحرف ‪ D‬هو اختصار لكلمة بٌانات ‪ DATA‬وهو قلب بدخل متزامن أي‬
‫ٌتم تمرٌر بٌانات الدخل فقط مع حافة قدح لنبضة التزامن ‪clock pulse‬‬
‫و ُتختصر ‪C‬‬
‫• ٌُعتبر القلب ‪ D‬من أشهر أنواع القلبات وأكثرها انتشاراا حٌث ٌعمل على‬
‫الشكل التالً‪:‬‬
‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪4‬‬
 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫‪ ‬الدخل ‪ D‬فً الحالة المرتفعة (‪ )D=HIGH‬فإن الخرج ٌتحول إلى‬
‫الحالة (‪ )Q=HIGH‬مع حافة القدح لنبضة الساعة والقلب ٌكون فً‬
‫الحالة (‪)SET‬‬
‫‪ ‬الدخل ‪ D‬فً الحالة المنخفضة (‪ )D=LOW‬أي ٌساوي ‪ 0‬فإن‬
‫الخرج ٌتحول إلى الحالة المنخفضة (‪ )Q=LOW‬مع حافة القدح‬
‫لنبضة الساعة والقلب ٌكون فً الحالة (‪.)RESET‬‬
‫• عملٌة تشغٌل القلب ‪ D‬مع حافة قدح صاعدة موجبة‬
‫‪ Positive Edge-Triggered Flip-Flop‬موضحة بالشكل أسفلا‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪5‬‬

 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫• مخطط الدارة للقلب ‪ D‬موضحة بالشكل التالً‪:‬‬

‫• حٌث تم استعمال البوابات ‪NAND‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪6‬‬

 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫• المخطط الزمنً لخرج القلب ‪ D‬عند تطبٌق موجات دخل حٌث الحالة‬
‫االبتدائٌة (‪ )Q=0‬وٌعمل على نبضة قدح عند الحافة الصاعدة‪ ،‬موضح‬
‫بالشكل التالً‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪7‬‬

 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫• جدول الحقٌقة للقلب ‪ D‬موضح بالشكل التالً‪:‬‬

‫القالب ‪:)The J-K Flip-Flop( J-K‬‬ ‫‪.B‬‬

‫القلب ‪ J-K‬من أكثر القلبات استخداما ا‪.‬‬ ‫•‬
‫الحرفان ‪ J‬و ‪ K‬لٌس لهما أي معنى أو داللة معٌنة تتعلق بعمل هذا القلب‬ ‫•‬
‫ٌشبه هذا القلب القلب أو الماسك (‪ )S-R‬حٌث ٌختلف عنه فقط فً الحالة‬ ‫•‬
‫غٌر المعرفة للخرج التً كانت تحدث عندما (‪)S=R=1‬‬
‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪8‬‬
 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫• فً حالة القلب ‪ J-K‬تكون حالة الخرج معرفة عندما تكون المداخل ‪J=K=1‬‬
‫حٌث ٌكون خرج القلب فً هذه الحالة عكس الحالة السابقة وهذا ٌسمى‬
‫نمط التبدٌل (‪ )Toggle Mode‬مثلا‪ :‬إذا كان ‪ Q=1‬وجعلنا ‪J=K=1‬‬
‫وأعطٌنا نبضة التزامن فإن الخرج ٌنعكس وٌصبح ‪ Q=0‬أما إذا كان ‪Q=0‬‬
‫وتحققت الشروط السابقة ٌصبح ‪Q=1‬‬
‫• مخطط الدارة للقلب هذا موضحة بالشكل التالً‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪9‬‬

 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫هذه الدارة مختلفة عن دارة القلب (‪ )S-R‬حٌث أن الخرجان موصوالن مرة‬
‫أخرى إلى الدخل‪.‬‬
‫• عملٌة تشغٌل القلب (‪ )J-K‬مع حافة قدح صاعدة موجبة موضحة بالشكل‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪10‬‬

 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫• جدول الحقٌقة للقلب ‪ J-K‬موضح بالجدول أسفلا‪:‬‬

‫• الشكل التالً ٌوضح المخطط الزمنً للقلب ‪ J-K‬عند تطبٌق اشارات الدخل‬
‫حٌث الحالة االبتدائٌة هً الحالة المنخفضة ‪ LOW‬وهو ٌعمل على الحافة‬
‫الهابطة (‪:)a Negative Edge-Triggered Flip-Flop‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪11‬‬

 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪12‬‬

 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫‪ .D‬القالب التابع المتبوع (‪:)Master-Slave Flip-Flop‬‬
‫• الشكل التالً ٌوضح دارة القلب ‪ J-K‬من النوع تابع‪-‬متبوع وهً تحتوي‬
‫على دارتٌن من قلب ‪ J-K‬المتزامن وتسمى الدارة االولى بالتابع‬
‫(‪ )Master‬واألخرى تسمى بالمتبوع (‪.)Slave‬‬

‫• المرحلة األولى ‪ Master‬من دارة القلب تستقبل نبضات الساعة المباشرة‬

‫(‪ )CK‬بٌنما المرحلة الثانٌة (‪ )Slave‬تستقبل عكس اشارة نبضة التزامن‬
‫اعداد‪:‬د‪.‬زٌاد نعمان‬
‫‪)𝐶𝐾( 13‬‬
 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬
‫ٌتم تشغٌل الجزء التابع عندما تكون نبضة التزامن (‪ )CK‬عند الحافة‬ ‫•‬
‫الموجبة أما الجزء المتبوع فٌتم تشغٌله عندما تكون نبضة التزامن عند‬
‫الحافة السالبة حٌث تكون نبضة التزامن (𝐾𝐶) موجبة‬
‫بنا اء على ذلك هناك خطوتان تحدثان قبل أن ٌتغٌر كل من ‪ Q‬ومتممه‬ ‫‪‬‬
‫ا‬
‫استجابة للدخل ‪ J‬و ‪: K‬‬
‫الخطوة األولى‪ :‬خلل المستوى المنطقً (‪ )H‬للنبضة (‪ )CK‬فإن دارة التابع‬ ‫•‬
‫تكون فً وضع التشغٌل (‪ )Enabled‬وٌكون شكل الخرج لها حسب‬
‫مستوى الدخلٌن ‪ J‬و ‪.K‬‬
‫الخطوة الثانٌة‪ :‬خلل المستوى المنطقً (‪ )L‬للنبضة ‪ CK‬فإن دارة المتبوع‬ ‫•‬
‫تكون فً وضع التشغٌل وٌتبع الخرج ‪ Q‬المستوى المنطقً الموجود على ‪Y‬‬
‫جدول الحقٌقة للقلب ‪ J-K‬التابع – المتبوع موضح بالجدول التالً‪:‬‬ ‫•‬
‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪14‬‬
 ‫الدّارات المنطقية التتابعية(التعاقبية)‬
‫‪Sequential Logic Circuits‬‬

‫• من الجدول فً العمود (‪ )CK‬نلحظ نبضة تزامنٌة كاملة وبالتالً فإن الدارة‬

‫تحتاج إلى كل من المستوى المنطقً (‪ )H‬و (‪ )L‬لنبضة التزامن لتشغٌل كل‬
‫جزء منها‪.‬‬
‫• المخطط الزمنً لدارة القلب ‪ J-K‬التابع المتبوع موضح بالشكل التالً‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪15‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪16‬‬
 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫مسجل اإلزاحة نوع آخر من الدارات المنطقٌة التعاقبٌة التً ٌمكن أن‬ ‫‪‬‬
‫ُتستخدم لتخزٌن أو نقل البٌانات الثنائٌة (‪)Binary Data‬‬
‫تقوم هذه العناصر التعاقبٌة بتحمٌل البٌانات الموجودة على دخلها ونقلها أو‬ ‫‪‬‬
‫ازاحتها مرة كل دورة عمل من اشارة التزامن (‪)Clock Cycle‬‬
‫ٌتكون مسجل االزاحة من العدٌد من القلبات من النوع ‪ D‬ذات البت الواحد‬ ‫‪‬‬
‫(‪)D-Type Flip Flop‬‬
‫عدد القلبات أو الماسكات المطلوبة لتشكٌل مسجل ازاحة تتعلق بعدد‬ ‫‪‬‬
‫البٌانات (‪ ) number of bits‬المطلوب تخزٌنها عادة تكون ‪8‬‬
‫بما أن مسجل االزاحة ٌُستخدم من أجل تخزٌن أو نقل البٌنات لذلك ٌُستخدم‬ ‫‪‬‬
‫فً الحاسبات والكمبٌوترات‪.‬‬
‫كل قلب فً مسجل االزاحة مقاد باشارة التزامن (‪ )CLK‬لتكون جمٌعها‬ ‫‪‬‬
‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫عبارة عن عناصر متواقتة أومتزامنة‪.‬‬ ‫‪17‬‬
 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫‪ ‬عادة ما ٌتم تزوٌد شرٌحة مسجل االزاحة (‪ )IC‬بأقطاب تحكم مثل (‪)Reset‬‬
‫أو (‪)Clear‬‬
‫‪ ‬باالعتماد على نوع حركة البٌانات فً مسجل االزاجة ٌوجد عدة أنواع‪:‬‬
‫‪ .1‬مسجل ازاحة ٌمٌنً (‪ )Shift Right Register‬حٌث ٌقوم بازاحة‬
‫البٌانات من الٌمٌن إلى الٌسار‬
‫‪ .2‬مسجل ازاحة ٌساري (‪ )Shift Left Register‬حٌث ٌقوم بازاحة‬
‫البٌانات من الٌسار إلى الٌمٌن‬
‫‪ .3‬مسجل االزاحة الدورانٌة نحو الٌمٌن ( ‪)Rotate Right‬‬
‫‪ .4‬مسجل االزاحة الدورانٌة نحو الٌسار (‪)Rotate Left‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪18‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬

‫‪ٌ ‬وجد أربع أنواع لمسجل االزاحة باالعتماد على طرٌقة ادخال واخراج‬
‫البٌانات (‪:)inputs/outputs‬‬
‫‪ .1‬مسجلت االزاحة ادخال على التسلسل‪/‬اخراج على التسلسل‬
‫()‪)Serial-in to Serial-out (SISO‬‬
‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪19‬‬
 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫‪ .2‬مسجلت االزاحة ادخال على التسلسل‪/‬إخراج على التفرع‬
‫()‪)Serial-in to Parallel-out (SIPO‬‬
‫‪ .3‬مسجلت االزاحة ادخال على التفرع‪ /‬اخراج على التسلسل‬
‫()‪)Parallel-in to Serial-out (PISO‬‬
‫‪ .4‬مسجلت االزاحة ادخال على التفرع‪ /‬اخراج على التفرع‬
‫()‪)Parallel-in to Parallel-out (PIPO‬‬
‫ٌمكن توضٌح هذه االنواع للزاحة باالعتماد على الشكل التخطٌطً التالً‪:‬‬ ‫‪‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪20‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫أولا‪ :‬مسجالت الزاحة ادخال على التسلسل‪ /‬اخراج على التسلسل‪:‬‬
‫‪Serial In/Serial Out Shift Registers‬‬
‫‪ٌ ‬تم ادخال البٌانات بشكل تسلسلً بت بت خلل كل نبضة تزامن على خط‬
‫نقل وحٌد (‪ )Serial data input‬وٌتم اخراج البٌانات المخزنة أٌضا ا بشكل‬
‫تسلسلً (‪.)Serial data output‬‬
‫‪ ‬الشكل التالً ٌبٌن مسجل ازاحة باربع خانات مكون من أربع قلبات (‪:)D‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪21‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫‪ ‬الجدول التالً ٌوضح عملٌة االدخال للرقم الثنائً المكون من أربع خانات‬
‫(‪ )1010‬حٌث ٌتم الدخال من البت االقل أهمٌة (‪ )LSB‬أي من الٌمٌن (‪:)0‬‬

‫‪ ‬إذا أردنا نقل البٌانات إلى خارج المسجل ٌجب أن ُتزاح الخانات الثنائٌة‬
‫بشكل تسلسلً إلى خرج القلب األخٌر‪ ،‬حٌث ٌظهر خلل نبضة التزامن‬
‫الرابعة (‪ )CLK4‬البت األقل أهمٌة أي هنا فً المثال (‪ )0‬وعند نبضة‬
‫التزامن الخامسة ٌظهر البت الذي ٌلٌه أي (‪ )1‬وهكذا حتى ٌتم اظهار كل‬
‫البٌانات‪.‬‬
‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪22‬‬
 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫‪ ‬الجدول التالً ٌوضح عملٌة اخراج البٌانات على خرج القلب االخٌر‬
‫(‪:(Q3‬‬

‫حٌث تبدأ عملٌة اخراج البٌانات من النبضة الرابعة حتى النبضة السابعة وفً‬
‫النبضة الثامنة ٌعود لوضع التصفٌر‪.‬‬
‫‪ ‬االشكال الموجٌة لعملٌة االدخال للعدد الثنائً (‪ )1010‬موضح بالشكل‬
‫التالً حٌث من الدور ‪ 4‬حتى ‪ 7‬عملٌة اخراج و‪ 8‬عملٌة تصفٌر‪:‬‬
‫• الشرٌحة (‪ )74HC595‬مسجل ازاحة ‪ 8‬بت تسلسلً ‪/‬تسلسلً‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪23‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪24‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫مسجالت الزاحة ادخال على التسلسل‪/‬اخراج على التوازي‬
‫ّ‬ ‫ثانٌا ا‪:‬‬
‫‪Serial In/Parallel Out Shift Registers‬‬
‫‪ ‬فً هذا النوع من المسجلت ٌتم ادخال البٌانات بشكل تسلسلً واخراجها‬
‫بشكل تفرعً‪.‬‬
‫‪ ‬الشكل التالً ٌوضح مخطط الدارة لهذا النوع من المسجلت‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪25‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫‪ ‬الجدول التالً ٌوضح عملٌة ادخال العدد الثنائً (‪ )0001‬لهذا النوع من‬
‫مسجلت االزاحة‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪26‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫‪ ‬األشكال الموجٌة لعملٌة ادخال العدد الثنائً (‪ )0001‬موضحة أسفلا‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪27‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫ثالثا ا‪ :‬مسجالت الزاحة ادخال على التفرع‪/‬اخراج على التسلسل‬
‫‪Parallel In/Serial Out Shift Registers‬‬
‫‪ٌ ‬تم ادخال البٌانات دفعة واحدة على خطوط دخل متوازٌة (تفرعٌة)‬
‫‪ ‬الخرج التسلسلً ٌكون كما فً المسجلت السابقة ادخال تسلسلً‪/‬اخراج‬
‫تسلسلً‪.‬‬
‫‪ ‬الشكل التالً ٌوضح مخطط الدارة لهذا النوع من المسجلت‪:‬‬
‫حٌث ٌوجد أربع خطوط دخل للبٌانات (‪ )D0-D3‬باالضافة إلى مدخلٌن‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬
‫للتحكم هما‪ :‬تحمٌل‪/‬ازاحة (𝐷𝐴𝑂𝐿‪ )𝑆𝐻𝐼𝐹𝑇/‬التً تسمح بتحمٌل‬
‫الخانات االربعة إلى المسجل عندما تكون اشارة مدخل التحكم (‪ )0‬التً‬
‫تسمح بتمكٌن البوابات المنطقٌة من (‪ G1‬حتى ‪ )G4‬وبالتالً تطبٌق الخانات‬
‫الثنائٌة الموافقة لكل قلب‪ .‬فمع نبضة التزامن عندما ٌكون ‪ D=1‬سٌكون‬
‫‪ 28‬القلب فً وضع التمكٌن ومع ‪ D=0‬سٌكون القلب فً وضع التصفٌر‪.‬‬
 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪29‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫عندما تكون اشارة التحكم )‪ (1‬البوابات المنطقٌة من ‪ G1‬حتى ‪ G4‬فً حالة‬
‫عدم تمكٌن بٌنما البوابات من ‪ G5‬حتى ‪ G7‬تكون فً حالة تمكٌن لتسمح‬
‫للخانات الثنائٌة باالزاحة نحو الٌمٌن من المرحلة االولى حتى المرحلة‬
‫األخٌرة‪.‬‬
‫مما سبق نجد أن وظٌفة البوابات المنطقٌة إما السماح بعملٌة ادخال البٌانات‬
‫على التوازي أو االزاحة العادٌة‪.‬‬
‫‪ ‬الشكل التالً ٌبٌن أشكال الموجة لعملٌة ادخال العدد الثنائً‪1010 :‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪30‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫رابعا ا‪ :‬مسجالت الزاحة ادخال على التوازي اخراج على التوازي‬
‫‪Parallel In/Parallel Out Shift Registers‬‬
‫• ٌتم ادخال البٌانات على التوازي من خلل مجموعة من الخطوط المتوازٌة‬
‫وٌتم االخرج بنفس الوقت من خلل خطوط متوازٌة‪.‬‬
‫• الشكل التالً ٌوضح مخطط الدارة لمسجل من هذا النوع بأربع بتات‪:‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪31‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫خامسا ا‪ :‬مسجالت الزاحة ثنائٌة التجاه‬
‫‪Bidirectional Shift Registers‬‬
‫‪ ‬حالٌا ا ٌوجد العدٌد من مسجلت االزاحة ثنائٌة االتجاه ذات سرع فائقة مثل‬
‫الشرائح (‪ )TTL: 74LS194, 74LS195‬أو(‪ )CMOS 4035‬حٌث متاحة‬
‫كعنصر متعدد الوظائف ذو أربع خانات (‪ 4‬بت) ٌمكن أن ٌُستخدم كـــ‪:‬‬
‫‪ .1‬دخل تسلسلً‪/‬خرج تسلسلً (‪)serial-to-serial‬‬
‫‪ .2‬ازاحة نحو الٌسار (‪)left shifting‬‬
‫‪ .3‬ازاحة نحو الٌمٌن (‪)right shifting‬‬
‫‪ .4‬دخل تسلسلً ‪/‬خرج تفرعً (‪)serial-to-parallel‬‬
‫‪ .5‬دخل تفرعً‪/‬خرج تسلسلً (‪)parallel-to-serial‬‬
‫‪ .6‬دخل تفرعً‪/‬خرج تفرعً (‪)parallel-to-parallel‬‬
‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪32‬‬
 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫أي أنه مسجل متعدد الوظائف ولذلك ٌسمى بمسجل االزاحة العام‬
‫(‪)Universal Shift Register‬‬
‫‪ ‬هذه األنواع من مسجلت االزاحة ٌمكن أن تقوم بمجموعة من العملٌات‬
‫(دخل تسلسلً تفرعً‪/‬خرج تسلسلً تفرعً) ولكن تتطلب مداخل اضافٌة‬
‫لتحدٌد الوظٌفة المطلوبة وللتحمٌل المسبق (‪ )pre-load‬وإلعادة ضبط‬
‫العنصر (‪)RESET‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪33‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫تطبٌقات مسجالت الزاحة (‪)Shift Register Applications‬‬ ‫‪‬‬
‫التأخٌر الزمنً (‪)Time Delay‬‬ ‫‪.1‬‬
‫ٌمكن استخدام مسجل االزاحة ادخال على التسلسل‪/‬اخراج على التسلسل‬ ‫‪‬‬
‫للحصول على تأخٌر زمنً ما‬
‫من خلل ادخال البٌانات على دخل هذا المسجل واستقبالها على خرجه فً‬ ‫‪‬‬
‫آخر مرحلة ٌُنشئ زمن تأخٌر مقداره ٌساوي عدد مراحل هذا المسجل‬
‫مضروبا ا بزمن نبضة اشارة التزامن (‪.)CLK‬‬
‫أي أن زمن التأخٌر ٌتعلق بكل من‪:‬‬ ‫‪‬‬
‫‪ .1‬عدد المراحل (‪)n‬‬
‫‪ .2‬تردد اشارة التزامن (‪)CLK‬‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪34‬‬

 ‫مسجالت االزاحة‬
‫‪Shift Registers‬‬
‫‪ ‬الشكل التالً ٌبٌن رسما ا توضٌحٌا ا للرمز المنطقً لمسجل االزاحة كجهاز‬
‫تأخٌر زمنً‬

‫اعداد‪:‬د‪.‬زٌاد نعمان‬ ‫‪35‬‬